一个verilog编辑器,Svfic 1.36更新简介:增强信号分析功能

发布时间:2026/10/8 18:29:59
一个verilog编辑器,Svfic 1.36更新简介:增强信号分析功能
Svfic 团队在 10 月初将版本升到了1.36。这几次更新的主线很清晰把看代码这件事做深——信号怎么跨文件流动、跳转怎么更顺手、老标准工程怎么不被丢下另外新增了独立计算器。一、信号体系跳转与追踪这是这段时间投入最大的一块也是 Svfic 区别于普通编辑器的核心能力。跨文件跳转按住 Ctrl 点击信号跳到父模块里这个信号的例化位置按住 Alt 点击跳到子模块的端口声明点击本文件内的信号则在本文件里循环跳转。命名连接和位置连接两种例化写法都支持。没有父模块或子模块时自动降级到本文件声明行不会跳空。信号追踪在文件树上看一个信号能直接看出它在这个工程里的全貌——出现次数、方向、源头。信号名称识别覆盖含中文、下划线命名的信号比如 O_arp_req_valid 这类跳转与高亮位置准确对应。跨层换名透传子模块例化时端口改了名例如 .wcnt 接到 end_cnt0箭头也能一路追溯过去不断链。改名层和直连层用不同颜色箭头区分一眼知道链路走到哪一层换了名。二、一眼看到信号来龙去脉source面板的箭头真的很好用了。现在能直接标出信号是谁产生的由 assign 或 always 块实际产生的信号显示加粗箭头信号源头一目了然链上还没到达端口层的文件显示短横线箭头颜色也有了完整语义输入绿色或蓝色、输出黄色、改名后的输出紫色、双向端口玫红、同层多个输出红色警示。追信号不再靠猜。注意看上图信号箭头指示三、新增Verilog-1995支持Vivado HLS 等工具生成的工程是 Verilog-1995 写法模块头是一长串端口名方向声明拆到模块体内。Svfic 专门支持了这种写法格式化按字段对齐端口列表、体内声明分别对齐信号名完整保留比如 INPUT_STREAM_TDATA 不会被拆开例化生成统一为 .port(port) 命名连接格式与 2001 写法完全一致Verilog-2001 工程的格式化结果保持原有风格两种写法互不影响四、编辑体验更顺手、更干净支持鼠标块选可以拖动选中一块区域跳转后界面只保留目标位置的高亮无多余选区文件树绘制稳定点击信号不引起整树刷新文件名保持静止信号出现次数达到两位数时右侧括号完整显示文件直接拖进文件树面板的任意位置都会进树包括顶部标题条区域主题面板的选中项与实际生效主题始终一致五、值得单独看的两个功能计算器和文件树在这轮里也有新东西这里只带一句后面有单独文章独立计算器窗口DEC/HEX/BIN 进制切换、原码反码补码三码同屏、二进制加减竖式、四则递等式工具栏和工具菜单都能打开文件树模块例化关系自动成树、信号次数与方向标记、顶层模块三角形标记、文件夹直接拖入建树