OB2280反激控制器实战：45W适配器参数计算与二供兼容选型

一台 45W 的电源适配器样机摆在测试台上空载功耗在 75mW 和 210mW 之间来回跳轻载时变压器还会发出细碎的吱吱声把负载加到 1.8A 就开始掉压。换了一颗主控芯片同样的变压器、同样的外围问题全没了。这类事在反激电源开发里太常见了核心往往不在变压器而在你手里那颗反激式转换器IC——OB2280、OB25132、OB25133、OB25134 这几个型号经常被放在同一个料号池里做兼容设计但它们的门限、驱动能力、保护点并不完全一样。这篇东西不讲教科书上的反激原理推导而是按一个实际做过几十款 18W~65W 适配器的人的视角把 OB2280 这类原边反激控制器从读规格书到算参数到选后缀到调样机的整条链路拆开讲一遍。适合已经能看懂原理图、但每次算 CS 电阻都要翻半天笔记的人也适合刚接手二供切换、被管脚一样为什么不能直接替卡住的硬件工程师。1. 先把这类控制器IC在电路里到底管什么说清楚1.1 反激拓扑的三拍动作对应芯片内部的三个模块反激的每一个开关周期都在重复三件事原边 MOS 导通电流从输入经变压器原边线性上升能量存进磁芯MOS 关断副边二极管或同步整流管导通磁芯里的能量通过副边释放给输出电容和负载能量放完后原边漏感与 MOS 的寄生电容开始振铃漏源电压会出现一个往下凹的谷底。OB2280 这类控制器的工作就是把这三拍踩准。芯片内部大致分三块一块是启动与供电管理负责从高压侧取电把 VDD 电容充到启动阈值之后交给辅助绕组自供电一块是调制与驱动根据反馈信号决定这一周期什么时候关断 MOS并把驱动信号放大到能推动外部 MOS 的电流一块是采样与保护逐周期盯着 CS 脚上的电压一旦超过门限立刻关断同时监视 VDD、反馈脚、温度等状态异常时拉低驱动并进入打嗝或锁死模式。理解这三块的分工后面所有参数计算都能对上号——你算的每一个电阻电容其实都是在给这三块模块配外围。1.2 谷底开通和频率反走为什么现在的芯片都在做早期的反激控制器就是固定频率的电流模 PWM简单但损耗大。现在 OB2280 这一代基本都会带谷底开通业内也叫准谐振或 QR 控制MOS 关断后芯片通过辅助绕组或者专门检测脚观察漏源电压的振铃等到谷底再开通。这么做的好处很直接——漏源电压在谷底时最低开通瞬间 MOS 寄生电容上要放掉的电荷 Qoss 少开通损耗相应降低同时 dv/dt 变小辐射 EMI 也会好一截。另一个标配是频率反走满载时频率跑到 65kHz 左右负载变轻之后频率逐渐下降降到某个点之后进入 Burst 模式也就是打一阵子停一阵子。为什么要这么做开关损耗和频率基本成正比轻载时把频率降下来开关次数少了效率自然上去到了极轻载Burst 模式把工作的时间占比压到很低空载功耗才能压到 75mW 以下满足主流能效规范对空载功耗的要求。注意Burst 模式听起来很美好但它同时也是轻载啸叫的根源。Burst 的重复频率一旦落进 2kHz~8kHz 这个音频区间变压器磁芯就会跟着一起振声音就出来了。后面第 5 节会专门讲怎么把这个频率挪出去。1.3 别把控制器IC和集成MOS的电源芯片混为一谈OB2280 属于控制器芯片里没有功率 MOSMOS 是外挂的。这一点在选型和算参数时差别很大。集成 MOS 的芯片业内常说的内置开关管方案把 MOS、驱动、控制器塞在一个封装里外围极简缺点是散热受限、功率做不大、MOS 参数不可调控制器加外挂 MOS 的方案散热、耐压、导通电阻全都可以按需选15W 到 100W 都能覆盖代价是外围器件多一些、布板要求高一些。OB25132/OB25133/OB25134 和 OB2280 属于同一个大类的原边反激控制器管脚定义基本一致这也是为什么很多做二供的团队会把它们放进同一张兼容料表。但管脚一致只解决了能不能贴上去的问题没解决贴上去之后环路稳不稳、保护点对不对、轻载行为一样不一样的问题。2. 拿到芯片规格书里真正要抄下来的参数只有这几组2.1 供电与启动特性VDD 窗口决定辅助绕组怎么绕这是最容易被跳过、又最容易翻车的一组参数。需要关注四个数启动阈值、关断阈值UVLO、启动电流、工作电流。启动阈值和关断阈值之间有几十毫伏到一伏多的回差这个回差就是芯片设计者留给你的安全余量——VDD 掉到关断阈值以下芯片会停止输出并重新进入启动流程也就是常说的打嗝。启动电阻或高压启动脚的取值本质上是在算一笔账启动电流乘上限流路径的等效阻抗要能在允许的启动时间内把 VDD 电容从 0 充到启动阈值同时这个充电过程本身的损耗要小。用高压启动脚HV的芯片启动阶段靠内部电流源从高压母线取电省掉了传统两只串联启动电阻的持续功耗空载功耗能低不少。辅助绕组的设计则要保证在最低输出电压、最轻负载的情况下辅助绕组整流后的电压仍然高于 UVLO 关断阈值否则会出现启动起来又掉下去的循环。参数项典型范围以规格书为准对设计的影响VDD 启动阈值十几伏量级决定 VDD 电容充电时间和辅助绕组匝数VDD 关断阈值低于启动阈值若干伏决定轻载/短路时会不会反复重启启动电流微安到毫安量级决定启动电阻取值和启动时间工作电流毫安量级决定辅助绕组供电能力和 VDD 电容容量最大占空比常见 0.45~0.8直接限制最低输入电压下的功率输出能力2.2 驱动与开关特性Qg、驱动电流和栅极电阻的三角关系驱动能力通常用拉电流和灌电流表示单位是安培。选 MOS 的时候不能只看导通电阻和耐压还要看总栅电荷 Qg。驱动损耗 P Qg × Vdrv × fsw一只 Qg 为 30nC 的 MOS在 15V 驱动、65kHz 下驱动损耗就是 30n×15×65k ≈ 29mW这部分损耗全部由芯片内部驱动级承担会转化成芯片的温升。另一个隐藏指标是驱动输出电压钳位。有些芯片内部会把驱动高电平钳在 10V~12V有些接近 VDD。高电平越高MOS 导通电阻越低但驱动损耗和 dv/dt 也越大EMI 更难压。栅极电阻的取值就是在开通损耗、关断尖峰和 EMI 之间做平衡栅极电阻大开关变慢dv/dt 小EMI 好但开关损耗上升、效率下降栅极电阻小则反之。我的经验是先按 10Ω 起步看漏源波形上的振铃和效率曲线再往 4.7Ω 或 22Ω 调。2.3 采样与保护特性CS 门限、前沿消隐、斜坡补偿三者是连在一起的CS电流采样脚是整颗芯片里最忙的引脚。它要在每个周期里完成三件事判断峰值电流到没到限流点、给电流环提供反馈、以及在异常时触发过流保护。围绕它有三个参数必须一起看。CS 限流门限这是算采样电阻的分母但要注意它通常带有温度系数和批次公差规格书上一般会给最小值、典型值、最大值三档算电阻的时候要留余量。前沿消隐时间LEBMOS 开通瞬间CS 电阻上会出现一个由容性尖峰引起的窄脉冲如果不屏蔽掉芯片会在每一周期刚开通时就误判过流。前沿消隐就是在这段时间内让比较器闭眼。LEB 时间越长抗干扰越好但代价是这段时间内真正的大电流也检测不到实际限流点会偏高。如果 LEB 偏长而你的周期又很短高频方案这个偏差就不能忽略了。内置斜坡补偿电流模控制在占空比超过 0.5 时会出现次谐波振荡解决办法是在 CS 信号上叠加一个斜率。芯片把斜坡补偿做在内部好处是省了外围代价是它同时也抬高了 CS 脚上的等效电压实际限流点会比门限除以电阻算出来的低。经验提示算 CS 电阻时把公式算出来的值再往下调 10%~15%让实际限流点比设计峰值电流高出 15%~20%。这样变压器的感量公差、MOS 的导通时间偏差、门限的批次离散都能被吃掉不会出现一批样机里总有几台提前限流的情况。3. 用 OB2280 搭一台 45W 适配器从算匝比到定采样电阻3.1 先定反射电压和匝比再回头核 MOS 耐压反射电压是副边电压折算到原边的等效值Vor n × (Vout Vf)其中 n 是原副边匝比Vf 是副边整流管的压降用同步整流的话就是 MOS 的导通压降。Vor 取多少是一场三方谈判。Vor 取高了同样的占空比下能传更多功率原边电流小铜损低但 MOS 的漏源电压 输入母线电压 Vor 漏感尖峰Vor 越高MOS 耐压压力越大。Vor 取低了MOS 轻松但原边峰值电流大MOS 导通损耗和变压器铜损都上升。工程上常见的取值是 80V~120V 这个区间。拿 45W、20V/2.25A 输出的适配器举例。最低输入按 90VAC 算整流滤波后的母线最低电压大约 100V考虑电容纹波。取 Vor 82V则匝比 n 82 / (20 0.5) ≈ 4也就是原边 4 匝对副边 1 匝的关系实际绕制按整数匝安排。MOS 耐压核算最高输入 264VAC 时母线峰值约 373V加上 Vor 82V再加漏感引起的尖峰。RCD 吸收设计得当的话尖峰控制在 80V~100V总电压约 535V~555V。选 650V 的 MOS留 95V 以上余量属于比较舒服的设计。如果把 Vor 提到 110V总电压就上到 580V 以上必须靠更狠的 RCD 吸收去压尖峰而 RCD 压得越狠吸收损耗越大效率就越难看。3.2 用 DCM 能量守恒反推感量和峰值电流先判断工作模式。原边导通时间 ton 和副边导通时间 toff 的比值等于 Vor 比 Vin这是反激的基本关系。要让变换器在最低输入满载时刚好工作在临界模式DCM 边界需要 ton toff T。设开关频率 65kHz周期 T 15.4μs取最大占空比 D 0.45则 ton 6.93μstoff ton × (Vin / Vor) 6.93 × 100 / 82 8.45μs加起来 15.38μs刚好卡住一个周期。这说明在这个设计点上满载时刚好触到临界模式负载再轻一点就进入 DCM。这个设计点是比较理想的——满载不进入深度 CCM避免了右半平面零点和环路设计的麻烦。峰值电流用平均输入功率和占空比反推。输出 45W假设效率 88%输入功率 Pin 51W。DCM 下输入平均电流等于峰值电流乘以占空比的一半所以Ipk 2 × Pin / (Vin_min × D) 2 × 51 / (100 × 0.45) ≈ 2.27A原边感量同样由能量守恒给出。每周期传递的能量是 ½·Lp·Ipk²乘上频率就是输入功率Lp 2 × Pin / (Ipk² × fsw) 2 × 51 / (2.27² × 65000) ≈ 305μH绕制时取 300μH公差控制在 ±10% 以内。这两个数Ipk ≈ 2.3ALp ≈ 300μH就是后面所有参数的基准。3.3 CS 采样电阻怎么算为什么不能直接门限除峰值假设规格书给的 CS 限流门限典型值是 0.8V具体数值以你手上的规格书为准。天真算法是 Rcs 0.8 / 2.27 0.352Ω。但这个值直接用会出问题。第一个问题来自变压器感量公差。如果来料感量只有 270μH同样的导通时间下峰值电流会上升约 6%Ipk 与 1/√Lp 相关实际受环路影响更接近线性限流点就在额定负载附近了。第二个问题来自芯片门限本身的离散规格书的 min/max 往往有 ±5% 到 ±10%。第三个问题来自内置斜坡补偿带来的等效抬升以及 LEB 导致的检测窗口缺失。把这三点叠起来通常需要给额定峰值电流留 15%~20% 的余量。取目标限流点 Ipk_limit 2.27 × 1.18 ≈ 2.68A对应Rcs 0.8 / 2.68 ≈ 0.30Ω选 0.30Ω 的 1% 精度电阻功率按 I_rms² × R 估算并留足降额。实际用 1206 封装、0.5W 的合金电阻比较稳温漂小长时间满载时阻值变化也小。下面这段脚本可以快速迭代不同输入电压、Vor 和占空比下的参数改几个数就能看到结果# 反激关键参数快速估算 Pout, eff 45.0, 0.88 Vin_min, Vin_max 100.0, 373.0 # 最低/最高母线电压(V) Vor 82.0 # 反射电压(V) Vout, Vf 20.0, 0.5 fsw 65e3 D_target 0.45 n Vor / (Vout Vf) # 原副边匝比 Pin Pout / eff Ipk 2 * Pin / (Vin_min * D_target) Lp 2 * Pin / (Ipk**2 * fsw) ton D_target / fsw toff ton * Vin_min / Vor T 1 / fsw print(f匝比 n {n:.2f}) print(f峰值电流 Ipk {Ipk:.2f} A) print(f原边感量 Lp {Lp*1e6:.0f} uH) print(fton {ton*1e6:.2f} us, toff {toff*1e6:.2f} us, T {T*1e6:.2f} us) print(f临界模式余量 {(T - ton - toff)*1e6:.2f} us) print(f建议 CS 电阻 {0.8 / (Ipk * 1.18):.3f} ohm)3.4 外围那几个容易被忽略的小件VDD 限流电阻辅助绕组整流后经过一个限流电阻给 VDD 电容充电。这个电阻太小VDD 电容上的电压在负载跳变时会冲高超过芯片的过压点会触发保护太大则带不动芯片工作电流尤其在满载高频时。一般用几十欧姆量级实测时用示波器看满载到空载跳变时 VDD 的上冲幅度再定。RCD 吸收电容取值太大吸收太狠效率掉取值太小尖峰压不住MOS 危险。经验做法是先按经验值放一个然后边看漏源波形的尖峰高度边微调电容。二极管一定要用快恢复的慢管在关断瞬间会被反向电流拖着走吸收效果大打折扣。栅极电阻前面提过10Ω 起步。如果发现漏源波形上有严重的振铃不要急着加 RC 吸收先把栅极电阻加大很多振铃是驱动太快引起的。Y 电容位置和容量直接影响共模噪声。容量太大会增大漏电流太小压不住共模干扰。这部分只能靠实际测纸上算不出来。4. OB25132、OB25133、OB25134 三个后缀该怎么挑4.1 同平台衍生型号差异通常落在哪几个参数上芯片厂商做同一个平台衍生出多个后缀型号是很常见的做法。同一颗裸片通过不同的修调trim或不同的封装组合出来几个管脚兼容的版本差异集中在少数几个参数上。做兼容设计的时候要把这几个维度逐一列出来对比对比维度常见差异形式对你的设计意味着什么CS 限流门限不同档位采样电阻要重算限流点会变驱动能力拉/灌电流不同能带的 MOS Qg 上限不同驱动损耗不同开关频率档固定值或可调范围不同变压器感量、EMI 频段都要重看VDD 工作范围启动/关断阈值不同辅助绕组匝数可能不够轻载会掉电保护阈值与延时OVP/OLP 点及消抖时间不同短路、过载时的行为不一样软启动时间不同输出电容上的冲击电流和建立时间不同这张表的意思不是让你去猜具体数值而是告诉你做二供或者替代设计时必须逐行去规格书里把这两颗芯片的对应数值抠出来比。管脚一样、封装一样不代表门限一样。我曾经遇到过一颗替代料管脚完全兼容但 CS 门限高了 8%直接导致原来那批变压器的样机全部提前限流输出掉到 18V。4.2 按功率等级和 MOS 选型的对照流程选后缀不要一上来就比参数先把自己的需求框定住再反向去筛。我一般走这么五步。第一步定功率等级和拓扑约束。15W~30W 用 65kHz 左右的频率配小感量变压器45W~65W 要考虑散热频率可以降到 50kHz~65kHz把开关损耗压一压。第二步定 MOS。MOS 的耐压前面算过了剩下看 Qg 和导通电阻。Qg 越小驱动越轻松但通常意味着芯片面积小、导通电阻大。选完之后把 Qg 乘以驱动电压再乘以频率算出驱动损耗和芯片允许的驱动能力对一下。第三步用峰值电流定 CS 门限。你的目标限流点大概是额定峰值的 1.18 倍采样电阻在 0.2Ω~0.5Ω 之间比较常见太小则噪声敏感太大则损耗高。反过来推出你需要的 CS 门限落在哪个范围然后看三个后缀里哪个门限最合适。第四步核 VDD 窗口。辅助绕组整流后的电压在最低输出电压和轻载下是否仍高于关断阈值在最高输出电压和满载下是否低于过压点。这三个后缀如果 VDD 窗口不一样辅助绕组匝数就得跟着调。第五步核保护点。输出过压保护点、过载保护延时、短路保护的打嗝周期这些决定的是出问题时整机怎么表现直接关系到能不能过测试。4.3 二供或替代设计必须补做的五项验证管脚兼容只是入场券真正决定能不能量产的是下面这五项验证。环路稳定性。不同后缀的误差放大器跨导、内部斜坡补偿斜率可能不同同一套补偿网络挂上去相位裕度可能从 60° 掉到 35°。用频谱分析仪或者带环路测试功能的示波器在满载、半载、轻载三个点上各扫一次伯德图相位裕度争取都在 45° 以上增益裕度 10dB 以上。限流点实测。别信计算直接做。用电子负载从空载慢慢加到输出开始掉压记录那一点的输出电流。三颗后缀各测五台样机看离散度。启动时序。用示波器同时抓 VDD、输出电压和 CS 波形看软启动过程中有没有过冲、有没有二次启动。不同后缀的软启动时间不一样输出电容大的时候差异会很明显。轻载与空载行为。空载功耗、Burst 频率、有没有音频噪声这三项必须实测。同一套变压器在不同后缀上Burst 频率可能落在完全不同的位置一台安静一台啸叫。EMI 与温升。传导和辐射都跑一遍重点看 150kHz~1MHz 这一段开关频率变化会直接改变谐波位置。温升测满载两小时芯片表面和变压器绕组各测一个点。5. 上电之后最容易翻车的几个现象和排查链路5.1 反复重启从 VDD 供电链一路往上查现象是输出电压建立到一半就掉下去然后又开始爬升周期性地循环示波器上 VDD 是一条锯齿波。排查顺序是这样的。先看 VDD 波形本身确认它的上限能不能超过启动阈值。如果每次都是爬到启动阈值以下就掉说明启动供电不足检查启动电阻取值、高压启动脚有没有正常工作、VDD 电容是不是漏电大。如果 VDD 能启动起来但很快掉到关断阈值以下那就是辅助绕组供电没跟上重点查三件事辅助绕组同名端是不是接反了这个错极其常见接反之后辅助绕组整流出来的是负电压、辅助绕组整流二极管的恢复速度够不够、VDD 限流电阻是不是太大导致带不动工作电流。还有一种情况是 VDD 电压正常但芯片仍然反复重启这时候要看 CS 脚有没有异常脉冲可能是过流保护在反复触发。5.2 轻载啸叫把 Burst 频率挪出音频区啸叫的本质是 Burst 重复频率落在了人耳敏感区间。定位方法很简单把负载从满载慢慢往下调同时用示波器看 CS 波形或者变压器原边电流波形找到开始出现脉冲群的位置量一下脉冲群的重复周期。解决路径通常有三条。第一条是调 CS 采样电阻或者反馈环路的补偿改变进入 Burst 的临界点让 Burst 频率整体上移或下移。第二条是调整变压器的感量或者匝比让轻载时的反射电压变化间接改变 Burst 频率。第三条是改变吸收电路参数RCD 电容大一点MOS 关断时的振铃衰减快一点Burst 的触发条件会跟着变。提醒有些情况下啸叫不是来自 Burst而是变压器本体在开关频率下共振。判断方法是把耳朵贴近变压器如果声音频率明显高于音频用手机拍慢动作视频看振动那就是磁芯或骨架的机械共振需要靠浸漆和骨架结构解决改电路没用。5.3 满载提前限流算漏了门限降额和前沿消隐现象是输出电流还没到额定值电压就开始往下掉CS 波形上能看到峰值被压在一条水平线上。先确认是真的限流还是环路问题。把负载固定在那一点看 CS 波形上有没有被削顶。如果削顶那就是限流点偏低检查这几处采样电阻是不是实际值比标称大用四线法量、CS 脚的 RC 滤波时间常数是不是和前沿消隐时间打架滤波时间太长会把峰值削掉、变压器感量是不是偏低导致峰值电流上升、内置斜坡补偿的等效抬升是不是没算进去。还有一个隐蔽的原因CS 走线的布局。如果 CS 采样电阻的地端没有单独回到芯片的地而是和大电流地共用一段采样信号上会叠加大电流地的压差芯片看到的电流比实际大提前限流。这种问题在原理图上完全看不出来只能靠改板和对比测试。5.4 效率差一截RCD 和驱动电阻是重灾区效率不达标的时候先测三个点最低输入满载、额定输入满载、满载两小时后的温升。如果低压满载效率特别差问题多半在原边导通损耗和 RCD 吸收损耗上。RCD 电容大一点效率就掉一点把电容和电阻都调小同时盯住漏源尖峰不要超 MOS 耐压的 90%。如果高压满载效率差重点在开关损耗和驱动。栅极电阻从 10Ω 降到 4.7Ω开关变快损耗下降但 EMI 可能恶化需要在两者之间找平衡点。如果是全负载段效率都差先量副边整流管的压降肖特基的压降会吃掉不少效率考虑换同步整流。再量变压器的铜损看绕组线径是不是太细、层数是不是太多。5.5 保护误动作OVP 和 CS 噪声保护误动作的表现是整机在正常工作时突然停机等几秒又自己恢复。这类问题最难受因为不一定能复现。输出过压保护的误触发通常是负载跳变时输出电容上的电压冲过头。解决方向是增大输出电容、加一级小的 LC 滤波、或者调整反馈环路的响应速度让动态过冲降下来。CS 噪声引起的误过流特征是在某些特定的输入电压或者特定的负载点上偶发。用带宽足够的示波器看 CS 波形如果峰值上有毛刺加一个 100pF~470pF 的滤波电容到地同时检查 CS 走线是不是太靠近驱动走线或者 MOS 的漏极。6. 从样机到量产一致性、余量和切换清单6.1 参数公差叠加之后到底该留多少余量单看一颗芯片的参数公差感觉也就是几个百分点但实际系统里这些公差是叠加的。CS 门限公差 ±5%、采样电阻公差 ±1%、变压器感量公差 ±10%、芯片内部振荡频率公差 ±5%、辅助绕组匝数公差、输出整流管压降随温度的变化全部叠起来最坏情况下的限流点可能比典型值低 20% 以上。这就是为什么前面反复强调算采样电阻时要把目标限流点定在额定峰值的 1.15~1.2 倍。这不是保守是在为量产的一致性买单。做样机时公差可能是正向的量产的几千台里总会有落在反向极端的那几台你要保证那几台也能正常工作。同样道理VDD 电压范围的设计余量至少要留 ±20%实际经常留到 30%。6.2 变压器是最大的变量没有之一在所有物料里变压器的一致性最难控制。感量公差、漏感公差、匝数比、绕线工艺、层间绝缘、气隙研磨的一致性每一项都会影响电气性能。同样是标称 300μH 的变压器不同批次之间漏感可能差 30%。针对这一点实操上有三个做法。一是把感量公差在图纸上明确写清楚不要含糊地写标称值要写测试条件和允许范围。二是尽可能用同一家供应商的同一套绕线工艺换供应商必须重新做验证不能只看感量对不对。三是在设计阶段就给漏感留出空间RCD 参数按最坏漏感来配而不是按样机那台漏感最小的来配。6.3 一份可以直接抄的二供切换检查表把前面散落的内容收成一张表下次做替代设计的时候照着走一遍。检查项具体动作判定标准管脚与封装逐脚核对定义与封装尺寸完全一致CS 门限取 min/typ/max 三档对比差额小于 5%否则重算采样电阻驱动能力对比拉/灌电流与 Qg 上限满载驱动损耗不超芯片额定VDD 窗口对比启动/关断/过压阈值辅助绕组在最坏工况下仍有余量开关频率对比频率与调制曲线变压器与 EMI 滤波无需大改环路参数实测三个负载点的伯德图相位裕度大于 45°增益裕度大于 10dB保护点实测 OVP、限流、短路行为与原型一致打嗝周期可接受轻载行为空载功耗、Burst 频率、噪声功耗达标无音频噪声EMI传导与辐射全项复测满足原有余量要求温升满载两小时芯片与变压器温升不超原设计 5℃这张表里的每一项都是我在实际切换过程中被坑过一次才补上去的。最容易被跳过的往往是轻载行为和温升因为样机阶段不太明显等上了产线或者客户反馈才暴露出来那时候改动的代价就大了。最后说个我自己的习惯每做一款新的反激电源我都会在实验记录本上建一页把 CS 门限、VDD 窗口、开关频率、实测限流点、空载功耗、满载温升这几个数记下来写上日期和当时用的变压器批次。几年下来这本子就是最靠谱的选型依据——规格书上写的是典型值本子上记的是你自己实测出来的边界。