电容电路核心原理与实战：从微分积分到采样保持与电荷泵

做硬件这些年我跟电容打的交道比跟多数同事都多。你以为是滤波结果它在微分你以为它只是平滑关键时候它又成了电荷搬运工。调ADC采样不准、电荷泵纹波大、运放积分器漂移绕来绕去全绕回同一条主线电容电路。今天这篇就是想跟认真搞硬件的朋友把这条线捋一遍从微分积分讲到采样保持和电荷泵尽量把每一步都落到参数和公式上而不是泛泛聊概念。这篇东西适合什么人看能看懂基本运放知道欧姆定律但一碰到“为什么采样电容取10nF而不是100nF”“为什么24V充电器输入电容耐压要400V”就没底的人。也适合刚转硬件的嵌入式工程师把电容这课扎扎实实补上。全文不抄手册全部来自我自己的调试记录和计算过程踩过的坑也会如实说出来。1. 电容电路的两条主线微分与积分1.1 先理解电容的“电压惯性”电容最根本的关系式只有一条i C × du/dt。电流等于电容乘上电压变化率。很多人背公式很熟但实际分析电路时却总是习惯把电容当成“通交流隔直流”的黑盒这会导致后面一片混乱。我给新手打过一个比方电容就像一个水缸电流是往缸里灌水的管子水位是电容两端电压。水位不会瞬间从0跳到满必须靠水流一点一点灌进去同样想让水位快速变化水流就必须大。对应到公式里du/dt就是水位变化速度i就是水流C就是水缸的粗细。这个比喻能解释电容电路里90%的直觉问题。还有一个重要推论电容电压不能在瞬间跳变。因为如果du/dt无穷大那就需要无穷大的电流实际电路做不到。所以电容两端的电压是连续的这也是后面采样保持电路能工作的基础。1.2 RC微分电路从“不变”里剥离“变”RC微分电路长得很简单一个电阻和一个电容串联输入接在串联组合上输出取自电阻两端。为什么叫微分当时间常数τ RC远小于输入信号周期T时电容上的电压变化很小输入电压的绝大部分都落在电阻上于是Vout ≈ RC × dVin/dt也就是说输出近似等于输入的微分乘以时间常数。给一个1kHz方波进去上升沿变成正尖峰下降沿变成负尖峰平顶部分输出为0。这是“边沿检测”最原始的形态很多数字电路里的触发信号、过零检测、PWM死区补偿信号底层都是这么来的。但这里有个工程上的坑纯RC微分电路对高频噪声极度敏感。因为微分环节的增益是1/(2πRC)频率越高噪声被放得越狠。实际电路里我通常会再并一个小电阻比如1MΩ并到10kΩ的电阻上限制低频增益或者干脆用有源微分器并在反馈回路里加电阻和电容组成带通结构。新手直接抄“教科书微分电路”上示波器往往看到一堆毛刺就是这个原因。1.3 RC积分电路把“变化”沉淀成“平均”积分电路交换电阻电容位置输出取自电容两端。当τ远大于信号周期T时电容上的电压变化很小电流基本由电阻决定于是Vout ≈ (1/RC) × ∫Vin dt用同一个方波输入这次输出变成三角波。PWM信号经过积分就变成直流电平平均值就是占空比乘以幅值。很多DAC、软启动电路、斜坡发生器都用这个原理。实际做得最多的是运放积分器把电容放在运放的反相输入到输出之间的反馈位置。这里有个关键体会——理想积分器是“会漂的”。运放的输入偏置电流会持续给积分电容充电即使输入为0输出也会缓慢飘向电源轨。常规做法是给积分电容并联一个大的反馈电阻比如1MΩ~10MΩ给偏置电流一个泄放通路代价是积分精度下降但换来了稳定性。另一个做法是加一个复位MOS开关积分到目标值后放电归零。2. 采样电路电容是ADC的“记忆体”2.1 采样保持的一瞬间电容在做什么所有ADC采样保持电路SHA的核心就是一对开关加电容。采样阶段开关闭合输入信号通过开关给采样电容充电保持阶段开关断开电容把电压“记住”ADC在这个稳定电压上完成量化。没有这个电容ADC根本没法转换——因为输入的模拟信号无时不刻在变化量化需要一个恒定值。这中间有三个参数决定采样质量孔径时间从发出保持命令到开关真正断开的时间、建立时间开关闭合后电容电压进入目标误差带所需时间、跌落率保持阶段电容通过漏电流放电的速度。举一个真实的量级参考芯片内部的采样电容通常只有几百fF到几pF采样开关导通电阻在百欧姆量级RC乘积在纳秒量级这才能支撑几十MHz的采样率。所以你在外部电路再加一个很大的电容去“稳定输入”反而会拖慢建立时间让ADC采不准——这个矛盾点很多人没想通。2.2 采样电容取值不是越大越好也不是越小越好先说建立时间的计算。对一个R-C系统电容电压进入误差带ε所需时间大约是t -RC × ln(ε)比如误差要求0.1%ε0.001ln(0.001)≈-6.9所以需要约7个时间常数。如果采样开关导通电阻是100Ω内部采样电容是10pFτ1ns需要7ns建立到0.1%。但如果外部源阻抗是10kΩ那τ就变成100ns需要700ns——这就是为什么ADC前端驱动通常要加低输出阻抗的运放缓冲器。那外部滤波电容能不能取大能但要分用途。如果放在运放输出和ADC输入之间构成RC低通R选100ΩC选10nF截止频率约159kHz这对几十kHz的信号是没问题的。但要注意ADC采样瞬间采样电容会“抽取”电荷外部大电容起到局部电荷源的作用减小电压跌落这反而有帮助。所以外部电容不是不能大而是必须和电阻、信号频率三者一起权衡不能无脑加大。顺带说一句我经常用SGM58031这类I2C接口的低速高精度ADC做传感器采集。这类芯片内部是Σ-Δ架构采样率不高但对外部RC的敏感度反而比高速ADC更高。因为源阻抗过大会导致采样电荷来不及补充产生“电荷反冲”误差最终表现为转换结果偏差。设计时查手册里的最大源阻抗常见是几kΩ外部RC的R必须远小于这个值。2.3 栅压自举采样开关为什么高速ADC离不开它MOS管做采样开关有个痛点导通电阻不是常数而是随栅源电压VGS变化。输入信号大范围摆动时开关电阻跟着变采样结果出现谐波失真有效位数上不去。栅压自举采样开关的思路很巧妙用一个电容预先充到电源电压VDD然后在采样阶段把这个电容跨接在栅极和源极之间让栅源电压被“钳”在VDD附近不变。这样无论输入信号怎么摆开关的导通电阻都保持恒定线性度大幅提升。你看这个方案里又用到了电容——用来“存储”一个恒定的电压偏移。这就是为什么高速高精度ADC内部一定有电荷泵或自举电路。做分立电路时想复现很难但理解了这个原理你就知道为什么不能随便用模拟开关芯片搭高精度采样前端了。3. 电流采样与ADC前端的电容设计3.1 FOC电流采样里的双电阻方案电机控制里最常用的电流采样是低边分流电阻方案。两个采样电阻分别接在逆变器下管的源极和地之间通过在不同PWM状态下轮流采样还原出三相电流。这就是热词里那些“双电阻采样”“FOC电流采样”的由来。采样电阻通常是毫欧级5mΩ~20mΩ满量程电流10A时信号只有50mV~200mV非常小。这么小的信号要进ADC前级放大和滤波就显得格外重要。放大一般用差分运放或专用电流检测放大器滤波就要用RC低通。这里我给出一个常用参数核算过程设FOC电流环带宽是5kHzPWM开关频率是20kHz那么电流信号的有用频率成分基本在5kHz以内而PWM开关产生的共模/差模噪声在20kHz及其谐波上。低通滤波器截止频率取10kHz~20kHz既能保住5kHz带宽又能明显砍掉20kHz以上的毛刺。如果R取1kΩ要让fc≈16kHzC取10nFfc 1/(2π × 1000 × 10nF) ≈ 15.9kHz这个组合在工程上非常常见。但要注意RC滤波器会把阶跃响应的上升时间变长。如果采样窗口只有几微秒而RC建立时间过长采出来的电流值会偏小。解决办法是保证采样时刻距离开关切换时刻至少留出 5×RC 的等待时间。3.2 抗混叠不想看到“车轮倒转”就老实滤波混叠用一句话解释当采样率低于信号最高频率的两倍时高频信号会“折叠”到低频区域产生一个原本不存在的频谱分量。这就像电影里高速转动的车轮看起来在倒转本质就是视觉系统“采样率”不够导致的混叠。ADC采样也一样。如果信号里有超过奈奎斯特频率的噪声它不会消失而是会以假信号的形式出现在低频段且没办法靠软件滤波干净。所以ADC前面必须有抗混叠低通滤波器。上一节RC滤波器的一个重要职责就是这个。对于带通采样定理我可以简单说一下如果一个信号只占据某个高频窄带那么理论上可以用远低于信号最高频率的采样率来采样只要采样率满足带通采样条件。这个技术在软件无线电里很常见。但在通用工业采集中我基本不推荐普通开发者去用带通欠采样因为对前端抗混叠滤波器的边带要求极其苛刻一个不留意带外噪声就折回到带内。老老实实把信号搬到低频再全速率采样省心得多。此外“上采样”和“下采样”是数字域改变采样率的操作。上采样是插值提高采样率下采样是抽取降低采样率。它们都发生在ADC之后和模拟抗混叠是两回事但如果你做数字信号处理这两个词会经常碰到。3.3 STM32的ADC采样时间与三重ADCSTM32的ADC采样时间是可以配置的。用户手册里通常写“采样周期数”和“转换周期数”比如采样周期可以配1.5、7.5、28.5、239.5等。总的转换时间公式是转换时间 (采样周期数 12.5周期) / ADCCLK举个例子ADCCLK配置为36MHz采样周期数选14那么一个通道的总转换时间是 (14 12.5) / 36MHz ≈ 0.736μs换算成频率约1.36MSPS。如果你在多个通道间切换每个通道都要经历采样保持阶段不能只算单通道的速度。多通道扫描时我踩过一个坑通道切换后采样电容里还残留着上一个通道的电荷。如果采样时间太短残留电荷放不完结果就会“串味”。解决办法有两个一是把采样周期调长让电容彻底建立二是在软件里丢弃切换后的第一次转换结果。后一种方法简单粗暴强烈推荐在非实时场合使用。DSP用ePWM触发ADC采样是电机控制里非常关键的同步策略。因为电流是随PWM开关变化的采样点必须落在PWM开关噪声最小的窗口通常是下管导通的中点附近。用硬件事件触发ADC而不是靠软件轮询可以保证每轮PWM的采样时刻偏差极小这直接影响电流环的谐波噪底。我在调试FOC时把采样时刻从PWM中心往边沿移动1μs电流波形就能明显看出噪声差别。4. 电荷泵与电容倍增电容的“角色转换”4.1 电荷泵是怎么把电压抬上去的先问一个问题为什么很多芯片内部要用电荷泵而不是用电感Boost答案很简单芯片内部做不了大电感但电容在半导体工艺里可以做。于是用电容来搬运电荷、叠加电压就成了集成度最高的升压方案。电荷泵的基本结构是Dickson倍压器先把若干电容并联充电到输入电压VIN再通过开关把这些电容串联起来输出端就得到约n×VIN减去二极管或开关管压降。现代电荷泵还广泛用于产生负压比如给运放供电需要一个-5V轨用5V输入加一个电荷泵反转器就能得到约-5V输出这就是热词里“电荷泵电路”最常见的形态。电荷泵的输出纹波是设计重点估算公式很简单Vripple ≈ Iout / (f_sw × Cout)举个例子Iout10mA开关频率1MHzCout10μF纹波约1mV。如果Iout变成100mA而其他不变纹波就是10mV。这时候要么提高开关频率要么加大Cout。但加大Cout不能无限因为大电容的成本、面积和浪涌电流都要考虑。我会把纹波要求和公式写在一起方便每个人对着算。从效率角度看电荷泵和电感式DCDC相比在中低功率下有优势因为没有磁性元件损耗。但它的输出电流能力直接受限于开关导通电阻和飞跨电容大小不适合大功率。另外要注意启动瞬间的浪涌电流很多电荷泵芯片有软启动限制分立电路自己做时必须在飞跨电容和输出电容之间加预充路径否则上电瞬间可能把开关器件冲坏。4.2 电容倍增用一个小电容模拟大电容为什么要做电容倍增因为真实大电容太占地方而且芯片内部集成大电容的成本极高。电容倍增电路的核心思想是用有源器件“放大”电容效应。最常见的结构是米勒电容倍增运算放大器反相输入端与输出端之间接一个小电容C由于运放的开环增益或闭环增益为A从输入端看进去等效电容约为 C × (1|A|)。如果C1nFA1000倍等效电容就接近1μF。这就是“以小代大”的原理。这种电路在电源滤波、环路补偿、有源RC滤波器里很常见。但它有代价有源器件会引入噪声和带宽限制而且等效大电容只在特定频率范围内成立超出运放带宽后倍增效应消失。在一些需要真正存储能量的大型负载突变场合比如突然拉超过电源能力的电流电容倍增电路并不能像真实大电容那样储能这点必须牢记。我总是对想省成本的硬件同事说一句电容倍增适合“做时间常数”不适合“做能量缓冲”。5. 工程选型24V充电器与220V电容的规格5.1 24V充电器里的电容怎么排兵布阵先看一个常规24V充电器的功率链路220V交流输入 → 整流桥 → 输入大电解 → 开关变压器 开关管 → 次级整流二极管 → 输出滤波电容 → 输出。整个链路里电容角色非常分明。输入整流后的电解电容承担两个职责一是把整流后的脉动直流平滑成较稳定的直流母线二是在交流掉电时维持输出不掉电维持时间hold-up time。这个电容的容量可以这样估算C ≈ 2 × P × t_hold / (Vbus_high² - Vbus_low²)假设电源输出24V×2A48W效率85%输入功率约56W要求掉电维持10ms母线电压从310V跌到200V就关断那么C ≈ 2 × 56 × 0.01 / (310² - 200²) ≈ 1.12 / 56100 ≈ 20μF实际还会考虑低频纹波、电网波动和电容容量随温度衰减普遍取30μF~47μF耐压则选400V或450V。这里耐压的选择非常关键220V交流的峰值是311V若再叠加10%电网波动峰值接近342V用250V耐压的电容在正常工作时都接近击穿所以400V是起步规格。输出端的24V滤波电容容值一般按输出纹波要求来定。假设纹波要求50mV开关频率100kHz输出电流2A那么Cout ≈ Iout / (f_sw × Vripple) 2 / (100k × 0.05) 400μF一般会选470μF/50V电解再并联一个1μF陶瓷电容滤高频。选50V而不选35V是因为输出有动态负载和振铃留出足够耐压余量。5.2 接220V的电容规格要求怎么写这个问题在电商和社区里被反复问到。直接接220V交流回路的电容首先明确一点不能用普通电解电容因为交流会反向充放电电解电容扛不住。常规选择是薄膜电容或安规电容。为什么耐压要求远高于220V因为220V是有效值峰值是311V工业电网波动按10%算峰值约342V。电容标称耐压是直流或交流峰值所以任何直接跨接在220V上的电容耐压至少要取400V量级才安全。如果用在整流后平滑滤波母线电压本身就接近310V再考虑纹波和浪涌400V或450V是常规起点。有些功率稍大的电源输入滤波电解直接选450V就是为了在高温和长期老化后仍有充足余量。如果在220V交流侧做EMI滤波会用到X电容和Y电容。X电容跨接在L和N之间用来滤除差模干扰Y电容跨接在L/N与大地PE之间滤共模干扰。这两类都属于安规电容它们的核心要求是失效时不能造成触电风险X电容失效要“开路”而不是“短路”Y电容容量有上限通常在几nF级别因为容量太大泄漏电流会超标。这对电击保护非常重要。我必须强调一句普通电容不能随便代替安规电容用在220V交流侧。一是耐压和失效模式不匹配二是安规电容要通过专门的认证测试。我在实验室见过有人用普通CBB电容跨接L-N短时工作也许没问题但一旦电容击穿短路后果不堪设想。这个钱不能省。6. 常见问题与排查技巧实录6.1 采样结果跳字严重这是ADC调试里遇到最多的现象输入电压明明很稳定转换结果却在几十个LSB之间乱跳。排查我会按下面顺序来第一确认输入端的RC滤波有没有正常工作。拿示波器看ADC引脚附近的高频噪声如果噪声幅度已经大于1个LSB对应的电压比如16位ADC在3.3V满量程下1LSB约50μV跳字难免。第二检查软件采样时间配置。第三检查参考电压是否干净。STM32的内部参考电压带载能力弱如果被其他电路拉偏跳字和偏差同时出现。第四检查PCB布局采样电容要靠近芯片引脚数字信号线不能跟模拟输入线并行走太长距离。一个极其常见的现象是串口或者SPI切换瞬间采样结果跳字。这是数字串扰通过地弹耦合进模拟通路了。解决办法之一是用软件均值但这种做法治标不治本。真正的解法是让模拟地和数字地做单点连接ADC转换期间不切换任何高速数字信号。6.2 电荷泵输出纹波大电荷泵纹波偏大首先用公式算一遍理论值。如果理论值正常但实测偏大重点查输出电容的ESR。陶瓷电容的ESR低但直流偏压下容量会下降X5R/X7R在额定电压下容量可能掉40%~50%所以计算时按真实偏置容量算而不是看标称容量。还有一个隐蔽原因飞跨电容flying capacitor容量偏小会导致输出电荷供给不足轻载时纹波不明显重载时纹波剧增。把飞跨电容适当加大比如从100nF加到220nF往往立竿见影。另外电荷泵的开关瞬间会产生电流尖峰输出电容需要低ESL和低ESR的陶瓷电容如果并一个10μF电解电容反而会因为ESR高导致纹波信号压降明显。6.3 积分电路持续漂移运放积分器的输出不是维持不变的而是会缓慢爬升或下降。多数情况下是运放输入偏置电流给电容充电导致的。解决办法前面已经提过给积分电容并联一个泄放电阻或者使用偏置电流极小的FET输入运放。还有一种情况是电容漏电。如果使用电解电容做积分电容漏电电流可能达到微安级这会导致积分电压明显偏移。积分电路应使用漏电小的电容比如C0G/NP0陶瓷电容或聚丙烯薄膜电容不建议使用普通电解电容。下面整理一份问题速查表方便现场排查现象主要原因快速排查手段采样值跳动RC滤波不足、采样时间过短、地线干扰示波器看噪声加长采样时间检查PCB地分割采样值偏小源阻抗过大、RC建立时间不够减小R值增加等待时间加低输出阻抗缓冲器电荷泵纹波大输出电容小/ESR高、飞跨电容小用公式算理论纹波换低ESR陶瓷电容积分器漂移运放偏置电流、积分电容漏电并泄放电阻换低漏电电容通道间串扰采样保持时间不足丢弃第一次转换加长采样时间这个表我直接在调试笔记里抄出来的每个问题都至少遇到过一次。7. 一个练手项目采样电荷泵小系统7.1 系统架构与器件选型纸上谈兵不如动手。我自己常用一套很简单的练手电路把本文的核心点都串起来信号发生器输出一个0~3V的慢变信号经过电压跟随器 → RC低通滤波 → STM32内部ADC采样同时用一个555搭建的电荷泵电路给运放产生-5V负电源ADC结果通过串口打印到上位机看波形。器件选型理由如下电压跟随器用TL072或OPA2134这类JFET输入运放输入偏置电流小不影响前级源阻抗。RC滤波R1kΩC10nF截止频率约16kHz。这个带宽对慢变信号足够了同时能滤掉大部分高频噪声。采样电容不用外部加STM32内部自带。但在ADC引脚附近放一个10nF的C0G电容作为电荷“蓄水池”可以明显降低采样瞬间的电压跌落。电荷泵用NE555作为振荡器接一个二极管电容倍压网络把5V转换为-5V。飞跨电容选100nF陶瓷电容输出电容选10μF陶瓷电容理论上纹波在10mA负载下约10mV作为运放负电源足够。7.2 关键参数核算按前面的公式核算一遍。输入信号最大变化率假设是 1V/msADC采样率100kHz则每个采样周期内信号变化约10mV。如果要求采样误差小于0.5mV那采样保持电容必须能跟上这个速度。STM32内部采样电容只有几pF采样时间几百ns能轻松跟随这个量级的慢信号。外部RC低通截止频率16kHz衰减的是16kHz以上的噪声对1kHz以内的有用信号影响很小。但要算一下RC建立时间τ R × C 1kΩ × 10nF 10μs。如果外部RC后面接的是ADC直接采样而内部采样电容从该RC网络抽取电荷那么每次采样后电容电压会发生跌落需要约5τ50μs才能恢复到原值。这个恢复时间就是两个采样间隔内必须留出的时间100kHz采样率下间隔是10μs明显不够。所以最终我把外部R改成330ΩC改成10nFτ3.3μs5τ16.5μs配合丢弃第一次转换能正常工作。电荷泵部分开关频率由555的RC设定假设设为100kHz输出负载10mACout10μF理论纹波Vripple 0.01 / (100k × 10μF) 10mV这个纹波对运放供电是可以接受的尤其给TL072这类电源抑制比高的运放供电影响基本可以忽略。7.3 PCB布局的三条铁律这一节我直接用自己重做过三次板子的经验来总结第一采样电容的位置比容值重要。ADC输入引脚的滤波电容必须放在电容靠近MCU引脚的位置走线先到电容再到引脚绝对不能让数字信号线从电容旁边平行穿过。第二条模拟地和数字地采用单点连接。如果板子铺一整块地数字噪声会通过地平面耦合到模拟回路。比较好的处理是模拟部分用独立的小块地铜皮只在电源输入处与数字地单点相连。第三条电荷泵的开关节点飞跨电容两端是强噪声源必须远离采样电容和ADC引脚。如果是两层板开关节点下方不要走模拟信号线否则采样结果会出现周期性跳字。8. 从波形库到经验库我的三个电容选型习惯最后说一点个人体会。做了这么多年硬件我越来越觉得电容是“最熟悉的陌生人”。同样是104电容C0G和X7R的温度漂移差好几倍同样是10μF陶瓷电容加上5V直流偏置后有效容量可能只剩一半同样是电解电容高频低阻型和普通型的高频滤波效果天差地别。所以我现在养成了三个习惯第一所有关键电容的上限温度和偏置容量特性必须看数据手册不靠经验猜。第二每次调完一个电路把实际波形拍下来存进自己的波形库标注参数和现象。今后遇到类似问题查自己的波形库比翻原版手册更快。第三对任何“神奇改法”一定要回公式验证。比如有人说“在ADC引脚并一个0.1μF电容就好了”我不会直接抄而是算一下这个电容和源阻抗构成的RC会不会影响建立时间。这三点看起来简单但能少掉80%的返工。希望这篇文章里的公式、参数和踩坑记录也能让你在调试电容电路时少走几次弯路。