金属半导体接触整流理论：从能带弯曲到欧姆接触

我在读半导体物理的时候最没绕过去的一道坎就是金属半导体接触整流理论。PN结能整流我理解得很顺一边P型一边N型中间一个内建电场电子空穴各归各位可一块金属贴到半导体上怎么也能整流后来真正上手做器件才明白这一章的分量芯片内部任何一个需要把电流引出来的端点本质上都是金属和半导体的接触接触是整流的还是欧姆的直接决定这个器件还能不能用。这一章看起来全是功函数、能带弯曲、势垒这类抽象概念实际上是在回答一个特别具体的问题——金属和半导体之间这场“交接”到底由谁说了算。这篇文章适合正在啃半导体物理教材的人也适合已经在接触器件工艺、想回头把基础补扎实的人。我尽量把整流的物理来源、输运机制、实测参数和欧姆接触的做法串成一条线来讲不堆公式重点是让读完的人能在脑子里画出一张会动的能带图。有了这张图教材里的推导会变得顺理成章器件测试里那些古怪现象也会好理解得多。1. 为什么每个器件都躲不开金属—半导体这一道关1.1 引线这道工序藏着第一个“结”任何一个半导体器件不管内部是PN结、MOSFET还是异质结最后都要把电流引出来。引线是什么是金属。金属要和半导体接触这个接触点就成了一个实实在在的金属—半导体结。芯片制造里这块区域叫接触区光刻、刻蚀、清洗、金属化、退火一系列工序都是为了把这个接触做对。做对的标准很直接接触电阻要小、要线性、不能整流。可现实往往反着来——工艺稍微有一点偏差接触区就可能长出一个形似二极管的势垒串在电路里谁都查不出来直到器件整体特性异常才回头一层层扒工艺问题。这也是为什么教材会专门拿出一章来讲金属半导体接触整流理论。很多人觉得它是PN结那一章的延伸实际上它的应用场景极广每一个引线孔、每一个焊盘、每一条金属互连和晶体管源漏区之间的交接面都在使用这一章描述的物理规律。引线孔刻蚀之后如果残留了几个纳米的氧化层或者金属沉积前表面清洗不到位接触电阻就可能翻几倍甚至出现明显的整流性——这些工艺上常见的问题源头都在这一章的理论框架里。1.2 这一章要回答的三个问题从教材的角度看金属半导体接触整流理论要回答的问题其实就三个。第一个是势垒从哪来——金属和半导体靠近时能带为什么会弯曲电荷又是怎么重新分布的。第二个是电流怎么流——为什么偏压方向不同电流会指数级变化典型的输运机制是什么。第三个是怎么控制——什么样的接触是整流的什么样的接触是欧姆的二者之间怎样转化。这三个问题贯穿全章也贯穿后面所有器件物理的内容。把第一个问题想透MOS结构里的功函数差、异质结的能带台阶理解起来都会顺畅很多。这一章最值钱的地方不在于那几个公式而在于它演示了一套完整的分析思路先画接触前的能带图再用热平衡条件把两边拉平接着看空间电荷怎么分布最后用输运方程算电流。这套思路后面章节翻来覆去就是换材料、换边界条件再用一遍。1.3 和PN结整流思路的根本差异有人会把这一章当成PN结的“同类项”类比方向对但底层机制完全不一样。PN结的整流靠的是结两侧空穴和电子浓度互补内建电场来自电离杂质的空间电荷区电流里有明显的少子注入和复合过程。金属—半导体接触则不同金属侧的载流子浓度比半导体高出好几个数量级界面处主要靠半导体一侧的耗尽层承担电压电流主体是多数载流子从半导体“飞”过势垒进入金属不依赖少子。这个差异决定了肖特基二极管几乎没有电荷存储效应关断时不用等少子复合开关速度可以做得极快。这也是为什么功率电源和射频电路里肖特基二极管始终有不可替代的位置。理解了这个本质区别后续看器件数据手册时就不会对肖特基二极管“反向恢复时间短、正向压降低、但反向漏电偏大”这些特征感到困惑了。2. 功函数、能带弯曲与势垒整流效应的来源推演2.1 先认识三个量功函数、电子亲和能、真空能级把金属和半导体放在一起比较能量需要一个共同基准这个基准就是真空能级。金属的功函数是指把一个电子从金属费米能级移到真空能级所需的能量符号上常写成qφm。半导体的电子亲和能则是把电子从导带底移到真空能级所需的能量主要取决于材料本身掺杂几乎不影响它。半导体功函数是电子从半导体费米能级到真空能级的能量差因为费米能级随掺杂移动所以半导体功函数会跟着掺杂类型和浓度变化。这三个量就是整个接触理论的三块基石。打一个比方真空能级是“地面”费米能级是“水位”功函数就是“水位到地面的高度差”。两块材料没有接触时各自对着同一片真空画自己的能带接触之后热平衡要求两边费米能级必须统一就像两杯高低不同的水打开闸门后水面一定会调整到同一高度。这个看似简单的约束就是能带发生弯曲的全部原因。2.2 接触后能带怎么弯阻挡层的形成以n型半导体为例。理想情况下如果金属功函数大于半导体功函数接触前半导体费米能级高于金属费米能级相当于半导体那边水位更高。接触后热平衡要求两边费米能级统一电子就从半导体流向金属在半导体表面留下带正电的电离施主形成一个正空间电荷区也就是耗尽层。耗尽层里有电场能带随之弯曲导带底从表面到体内逐渐下降。此时半导体表面附近的导带底被抬高到金属费米能级之上这个高度差就是电子从金属进入半导体要翻越的势垒高度。在外加电压为零时从半导体一侧看势垒是内建电势差从金属一侧看势垒是qφBn本质上是同一个势垒的不同视角。理想模型里势垒高度可以写成qφBn等于金属功函数与半导体电子亲和能的差这就是教材中那张经典能带图的来源。这里要特别留意一个细节势垒的“尖峰”正好在界面处。金属侧的电子要过去必须从费米能级一下爬过整个势垒而半导体侧的电子本身分布在导带里需要爬的高度其实是界面导带底到体内导带底的那一段。没有外加偏压时两边电子在势垒位置的分布正好平衡净电流为零外加电压打破了这种平衡才有了单向导电。这就是整流特性的底层逻辑——不是势垒本身不对称而是电压对势垒两边的调控能力不对称。2.3 理想模型的软肋表面态与费米能级钉扎如果模型继续推下去n型半导体遇到功函数更小的金属电子会从金属流向半导体表面形成电子积累层能带向下弯不出现势垒按说应该是欧姆接触。这种接触在教材中被称为“反阻挡层”。可实际做实验时用不同功函数的金属在硅、砷化镓等材料上做接触测出来的势垒高度总是落在同一个很窄的区间内和金属功函数的关联不像理论预测那样明显。经典的解释是表面态模型半导体表面存在大量悬挂键和缺陷能级这些表面态会与体内交换电子把费米能级“钉扎”在禁带中某个固定位置。表面态密度较高时金属侧功函数再怎么变也很难改变半导体表面的费米能级位置势垒高度因此对金属选择不太敏感。这个现实修正意义重大——它意味着不能单纯靠“选一种功函数合适的金属”来获得想要的势垒高度实际工程中要依靠界面钝化、薄介质层、金属硅化物形成等手段来改变界面性质。3. 外加偏压下势垒如何变化电流又从哪里来3.1 正偏与反偏同一个势垒两个方向要理解肖特基接触的整流必须跟着能带图走一遍正偏和反偏。金属内部自由电子极多电场变化几乎全部被屏蔽所以外加电压基本落在半导体耗尽层上。给n型半导体的肖特基二极管加正向电压也就是金属接电源正极、半导体接负极外电场方向与内建电场相反耗尽层变窄半导体表面的导带位置相对金属费米能级被压低。势垒高度从降低到q(φBn − V)导带里能量足够的热电子源源不断越过势垒从半导体流进金属形成很大的正向电流。反过来金属接负极、半导体接正极外电场与内建电场同向耗尽层展宽表面导带被推向更高能量势垒升高。半导体侧几乎没有电子能翻越这个更高的势垒净电流变得极小。但反向电流不是零——金属侧电子分布有一个高能尾部总有一小部分电子能翻过势垒进入半导体这个分量几乎不随反向电压变化只和温度、势垒高度有关这就是反向饱和电流的来源。实际测量中反向电流会随电压缓慢增大主要是因为镜像力降低了势垒峰值以及器件边缘电场增强导致漏电这些细节在基础理论里可以暂不展开但做高压器件测试时一定要记在心里——反向漏电不是理想模型里那个平直的“常数”它会随结构和电场分布变化。3.2 五种输运机制同时在工作真实肖特基接触中参与导电的不只是翻越势垒这一条路。可以把输运机制粗分为五条第一种是热电子发射电子越过势垒顶部这是常温下中等掺杂、偏压不高时的绝对主角第二种是场发射也就是电子从费米能级附近直接隧穿透过势垒掺杂浓度越高耗尽层越薄隧穿概率越大这是重掺杂欧姆接触的主要机制第三种是热电子场发射介于前两者之间电子在势垒顶端附近的一个较薄区域被热激发并同时隧穿第四种是耗尽区复合耗尽层里电子空穴对通过复合中心复合产生类似PN结复合电流的分量第五种是中性区少子注入和复合在普通肖特基二极管里占比很小。这五种机制是并联关系最后测到的总电流是它们的代数和。实际判断机制靠两个线索一是理想因子的数值二是电流对温度的敏感程度。纯热电子发射的理想因子接近1电流随温度指数上升隧穿主导时温度敏感性明显减弱复合贡献则会把理想因子推到1以上甚至接近2。所以看一条实测I-V曲线从理想因子就能大概猜出界面质量好坏。3.3 热电子发射模型以及它的使用边界在热电子发射主导的范围内I-V关系可以写成I IS[exp(qV/nkT) − 1]饱和电流IS A·A**·T²·exp(−qφBn/kT)其中A是结面积A**是有效理查德森常数对n型硅大约在110 A/(cm²·K²)量级p型硅大约30 A/(cm²·K²)量级。这个公式和PN结二极管的I-V在形式上几乎一样但物理解释截然不同PN结的饱和电流主要来自少子扩散而肖特基接触的饱和电流来自热电子发射的“溢出”因此对温度更敏感、对势垒高度更敏感。使用这个模型要注意边界。第一它只适用于耗尽层够薄、但还没有薄到隧穿主导的区间第二当串联电阻较大、正偏电压较高时公式里的V要换成V减去I·Rs的压降否则提取参数会失真第三镜像力会使势垒高度随电场微降导致理想因子略大于1实际器件的n通常在1到1.1之间超过1.2就说明有其他输运机制介入了。这些边界条件在实际参数提取时非常关键忽略任何一个测出来的势垒高度都可能错得离谱。4. 实测肖特基二极管势垒高度、理想因子与串联电阻4.1 肖特基二极管为什么“快”而且“低压降”肖特基二极管和PN结二极管放在一起对比优势非常明显。它的电流由多数载流子主导正向导通时没有少子注入积累关断时不需要等待少子复合所以反向恢复时间极短适合高频整流和开关电源。它的正向压降也比较低硅的PN结通常要0.6V以上才明显导通肖特基二极管在0.3V左右就开始显著导通低压大电流场景下功耗更小。代价是反向漏电相对大在高温场合尤其明显。对比项PN结二极管肖特基二极管导电载流子少子注入参与复合多数载流子主导存储效应有明显少子存储时间关断慢几乎没有存储效应开关快正向压降硅约0.6~0.7V硅约0.3~0.4V视材料而定反向漏电通常较小相对较大典型应用一般整流、逻辑电路高频整流、开关电源、混频检波做电源的人对这个表最有体会低压大电流输出的变换器输出整流管几乎清一色用肖特基但反向耐压要求高的场合反而要回过去用PN结或超结器件。选型时不能只看正向压降反向漏电随温度指数上涨这件事在高温工作条件下经常会成为一个“看不见的杀手”。4.2 从I-V曲线和C-V曲线里把参数挖出来拿到一个肖特基二极管第一件事是测正向I-V曲线。具体流程扫描一个较宽的电压范围从零偏到正向压降以上然后取电流对数在log(I)对V的半对数坐标里找中间线性区。这个线性区不能太靠近零偏那里有噪声也不能延伸到高电压那里被串联电阻压制。一般选电流跨好几个数量级的中间段拟合出的直线斜率给理想因子n截距给饱和电流IS。有了IS、结面积和有效理查德森常数就能反推势垒高度。为了减少单次拟合的系统误差还可以做变温I-V在不同温度下测IS把ln(IS/T²)对1/T作图直线斜率就是−qφBn/k得到势垒高度。C-V法是独立验证手段在反向偏压下测结电容1/C²对V作图得到直线从斜率和截距分别得到掺杂浓度和内建电势再修正费米能级位置后换算势垒高度。I-V法测到的是电流感受到的势垒C-V法测到的是电容感受到的势垒两者常有差异这个差异本身就能反映界面层、费米能级钉扎等信息所以两边都做、互相印证远比只看一条曲线可靠。4.3 实测时最容易翻车的几个细节实测翻车点往往不在模型而在测量本身。第一个常见问题是探针接触不良或电极表面氧化等效串联电阻很大会让半对数I-V在高电压区明显弯曲若把弯曲段也当作线性区去拟合提取出来的理想因子和势垒高度全错。第二个问题是电流量程切换时的零点漂移对数坐标下低电流段会出现假平台有人会误以为这是反向饱和电流。第三个问题是温度样品台没有恒温时室温小幅波动就会明显影响ISArrhenius图的可靠性随之下降最好让样品放在控温夹具里稳定一段时间再测。还有一个细节是关于串联电阻Rs的。正偏电流大了以后外加电压大部分分压落在接触电阻和体电阻上I-V曲线从指数区过渡到线性区。这时千万不能把线性区也放进指数拟合否则n会被算得很大、φBn会被算得很小。实际操作可以先估算Rs作I·Rs校正或把拟合区间限制在电流较小的指数区。把这些问题处理好提取出来的参数才真正反映界面物理而不是反映测试系统的串扰。5. 把整流接触变成欧姆接触高掺杂隧穿与工艺逻辑5.1 为什么电路里不能全是整流接触一个芯片里有成千上万个金属—半导体接触点如果它们全是整流接触电路就成了无数个肖特基二极管串联并联的迷宫正向导通要额外压降反向会阻断信号波形被扭曲功耗和逻辑电平都不可控。所以对绝大多数接触区目标就是做欧姆接触。欧姆接触的工程定义很务实接触电阻远小于器件本身的等效电阻接触区的I-V对整体特性可以忽略。并不是说界面完全没有势垒而是势垒的影响小到可以忽略。理解了这一点就会明白肖特基接触和欧姆接触并不是两种截然不同的东西而是同一个物理机制下因掺杂、势垒厚度、界面质量不同而呈现的两个极端。理想模型里的“反阻挡层”很少被当作制造欧姆接触的可靠手段因为费米能级钉扎会干扰势垒高度的调控。真正可靠的办法是从势垒厚度下手。5.2 高掺杂把势垒变薄隧穿电流主导前面强调过势垒高度对电流的影响是指数级的似乎只要有势垒就做不成欧姆接触。但还有一个变量可以操作就是势垒宽度。耗尽层宽度与掺杂浓度的平方根成反比掺杂从10^16 cm^-3提高到10^20 cm^-3耗尽层宽度可以从几百纳米压到几纳米。势垒厚度一旦薄到几个纳米电子不再需要爬过去量子隧穿概率会指数增长电流以场发射为主接触电阻急剧下降。这里要解释一下实际工艺里的选择。直接让金属接触轻掺杂的n型区哪怕选一层功函数看似合适的金属得到的多半还是肖特基势垒。工艺上通用的做法是先在这个接触区域局部做一次重掺杂形成n或p薄层再让金属去接触这个重掺杂层。对n型硅常用磷或砷重掺p型硅用硼重掺。重掺层的厚度要足够薄避免影响器件主体区域的掺杂分布但又不能太薄到完全被后续工艺消耗掉。这一层的位置和厚度通常要结合具体工艺条件反复优化也是接触工艺里最考验经验的环节之一。5.3 从金属蒸镀到硅化物一套常见的欧姆接触流程以硅基器件为例一套比较典型的欧姆接触流程大致是这样的先在接触区完成重掺杂并清洗表面去掉自然氧化层随后在真空环境下沉积金属叠层例如先蒸一薄层黏附金属再镀一层导电良好的厚金属然后是合金退火让金属与硅在界面处发生反应形成一层均匀的金属硅化物。硅化物层的意义在于它提供了一个干净、稳定、低缺陷的接触界面比直接拿金属压硅界面可靠得多。退火温度和时间很有讲究。温度太低固相反应不充分接触电阻偏高温度太高金属可能穿透硅化物层继续向硅里扩散甚至影响周围的掺杂分布。实际工艺中往往要扫一组退火温度做出对比样品用传输线法测比接触电阻率在那个曲线上找到最优窗口。评价欧姆接触好坏的最终指标是比接触电阻率对功率器件通常要求低于10^-6 Ω·cm²量级高性能逻辑器件可以做到更低。这一套流程看起来是纯工艺但每一步背后的判断依据都来自本章的势垒、隧穿和耗尽层理论。6. 回头看这一章最容易绕进去的几个地方6.1 “反阻挡层”去哪了学完理想模型再看实际器件最大的困惑几乎都是同一个教材里明明说小功函数金属对大功函数n型半导体形成反阻挡层是欧姆接触怎么我拿实测数据一对比根本不是那么回事答案就是前面反复提到的费米能级钉扎。真实半导体表面不是理想洁净表面存在大量表面态这些状态把费米能级固定在禁带某个位置让金属功函数的调控能力大打折扣。所以反阻挡层更多是模型中的中间态实际工程极少指望单靠选金属得到欧姆接触。记住这一点以后读到“接触电阻率主要由界面层和重掺杂决定”时就不会惊讶。6.2 整流方向到底怎么判断另一个容易搞混的问题是整流方向。对n型半导体的肖特基二极管金属端接电源正极、半导体端接负极时正偏。很多人第一次会把它和PN结的方向弄反因为直觉上会觉得“N就是负极”。回到能带图就清楚了正偏时外加电场要抵消内建电场方向应从金属指向半导体所以金属是正极。判断方向不要背口诀而是想清楚电压到底落在哪个区域、是压低还是抬高势垒这个习惯建议尽早养成。有了这个习惯遇到p型衬底、异质结接触这些变体时就不会晕。6.3 后续章节里到处是这一章的影子金属半导体接触整流理论看着是一个孤立章节实际上它把“能带弯曲加耗尽层”这套方法完整演示了一遍这套方法在后面会反复出现。MOS结构里金属与半导体之间的功函数差决定了平带电压异质结的能带排列概念和这里费米能级拉平时的处理方式一脉相承功率器件终端的结终端扩展技术也离不开对耗尽层和表面电荷的精确控制。甚至可以说读懂了这一章的能带图像和输运机制后面很多看似新概念的器件机制都是在同一套语言里换了个边界条件。我后来做器件测试每次看到一条肖特基二极管的I-V曲线都会下意识地在脑子里过一遍能带图正向时表面导带被压低反向时耗尽层被拉开金属侧的高能电子尾巴在悄悄漏过去。说实话教材里这些内容也就是十来页纸但在实际工程中它决定的不只是“二极管怎么导通”而是整个器件的金属化方案、掺杂分布、热预算能不能合理。能把这幅图刻进直觉再回头翻公式很多推导就变得理所应当了。