MAX1968/MAX1969 TEC驱动芯片实用指南：原理、电路与调试

简介这份中文资料面向需要驱动珀尔帖TEC模块的硬件工程师与嵌入式开发者系统讲解MAX1968/MAX1969两款功率驱动器的引脚定义、电流控制原理及典型应用并给出了TEC电流计算、基准电压、开关频率设置等关键参数便于在设计热电制冷或恒温控制方案时快速查阅。资源为压缩包形式共1个doc文档大小36KB内容包含英文原版引脚说明与中文注释对照适合作为芯片选型、电路调试和原理图设计时的参考手册。已有356人学习下载。资料重点覆盖CTLI、ITEC、CS等核心引脚的功能、TEC电流监测与限流设置方法以及MAXIN、MAXIP、MAXV等扩展控制引脚的用法能帮助读者理解如何通过REF基准和RSENSE电阻精确设定珀尔帖模块的正反向电流与最大电压规避常见的电源去耦和地线连接问题。1. 先把这两颗TEC驱动芯片看清楚MAX1968/MAX1969到底解决什么问题做温控的工程师第一次拿到 MAX1968/MAX1969 的数据手册时多半是被珀尔帖TEC模块的双向电流需求卡住的。TEC 靠电流方向决定制冷还是加热靠电流大小决定温差普通 LDO 驱动损耗大、H 桥驱动又缺少电流监测。MAX1968/MAX1969 是专为 TEC 设计的功率驱动器内置同步整流支持正反两个方向的电流输出还单独引出一个 ITEC 电流监测引脚能把流过 TEC 的电流线性转成电压直接送给 ADC 做闭环。这两颗芯片解决的是热电制冷系统的功率控制与电流监测问题适合激光器温控、PCR 仪、光谱仪以及光模块测试这类对温度波动敏感的设备也适合想快速搭起一套 TEC 最小驱动电路的入门工程师。下面按引脚、公式、电路、调试的顺序拆开讲每一段都能直接抄到原理图上。2. 引脚分组与核心公式把28个引脚拆成三块算清RSENSE和CTLI的关系MAX1968/MAX1969 是 28 脚功率芯片引脚名字看着多其实可以按“功率路径”“控制点”“监测点”三组来记。这样画原理图时不会漏地算参数时也不会找错引脚。先把分组关系看明白再去套电流公式手册里那一堆引脚说明就不再是散的了。2.1 引脚三分组功率、控制与监测下面这张表把三组引脚列出来后面对照原理图排查很快分组引脚一句话作用功率路径VDD、PVDD1、PVDD2、GND、PGND1、PGND2、EP、LX1、LX2电源输入、同步整流地、开关节点、外接电感控制点CTLI、FREQ、SHDN、COMP、MAXIP、MAXIN、MAXV电流指令、频率选择、关机、补偿、限流限压监测点REF、ITEC、OS1、OS2、CS基准电压、电流监测输出、差分采样输入功率路径里最需要注意的是 VDD 和 PVDD 的关系。VDD 是模拟电源PVDD1 和 PVDD2 是功率电源手册明确写了必须与 VDD 同压。实际做板时我一般把 PVDD1、PVDD2 全部走到同一个 VDD 电源层PGND1、PGND2 全部走到功率地平面EP 焊盘打一排过孔接到地。这样既保证散热也避免地弹影响电流检测精度。LX1、LX2 是内部同步整流开关管的输出节点外面接电感。所有标号相同的引脚要连在一起例如 LX1 的 19、21、23 脚要并接。MAX1969 跟 MAX1968 在这里有个明显区别MAX1969 要求把 LX1 和 LX2 全部并起来当作一路大电流输出用。OS1、OS2 是感应点不是功率输出OS1 感知 TEC 一侧电压OS2 感知另一侧MAX1969 的 OS2 用不到时要直接接地。控制点里CTLI 是电流指令输入端FREQ 选开关频率SHDN 是低电平关机COMP 接电流环补偿电容MAXIP、MAXIN、MAXV 三个引脚分别设置正向电流、反向电流和 TEC 最大电压。监测点里的 REF 是 1.50V 基准输出要给 1μF 陶瓷电容旁路ITEC、CS、OS1 负责把电流转成可读电压。分组的价值在于排查问题输出不对时先看功率路径指令不对时查控制路径读数不对时查监测路径。2.2 核心公式从CTLI电压推导TEC电流先把最重要的公式放在这里ITEC (VOS1 - VCS) / RSENSE (VCTLI - 1.50) / (10 x RSENSE)这个公式有三层含义。第一层VOS1 减 VCS 是采样电阻 RSENSE 两端的电压流过 TEC 的电流就等于这个电压除以电阻所以 CS 和 OS1 不是随便接的RSENSE 必须真正串在 TEC 回路里。第二层芯片把 CTLI 对 1.5V 基准的偏差先除以 10再转成采样电阻上的压降于是 CTLI 电压每偏离 1.5V 一伏RSENSE 上只会出现 0.1V 的压差电流对应为 0.1/RSENSE。第三层当 CTLI 到达 0V 或 3V 时RSENSE 压差正好是 ±150mV这就是双向满量程电流的来历。所以设计流程一般是反过来用先定最大目标电流 I_max算 RSENSE 150mV / I_max然后验算功耗 P I_max² x RSENSE。比如目标是 2ARSENSE 取 75mΩ满量程功耗约 0.3W选用 1W 或更大封装的低感电阻比较稳。如果目标是 0.5ARSENSE 取 300mΩ功耗只有 75mW普通贴片电阻就够用。CTLI 电压和电流的对照关系以 RSENSE 0.15Ω 为例1A 满量程可以直接查表VCTLI对应电流说明1.50V0A中心点TEC 无电流1.65V0.1A正向满量程的 10%3.00V1.0A正向满量程0.00V-1.0A反向满量程另一边ITEC 引脚给出的是电流的“读数”。输出电压满足VITEC 1.50 (VOS1 - VCS) x 8把 VOS1 - VCS RSENSE x ITEC 代进去得到 VITEC 1.5 8 x RSENSE x ITEC。也就是说ITEC 的电压增益由 RSENSE 决定2A 满量程、75mΩ 采样电阻时每 1A 电流对应 0.6V 电压变化。在电流闭环稳定的前提下把两个公式串起来还能得到一个隐藏特性VITEC 对 VCTLI 的增益恒为 0.8V/V与 RSENSE 无关。这个关系做软件校准时很好用能快速判断是采样电阻问题还是芯片问题。3. 搭一套最小可复现的TEC驱动电路供电、电感、RSENSE与限流参数怎么定资料里给的是引脚级说明离能跑起来的原理图还有一段距离。下面这套连接顺序是实际做板时验证过的能保证每一版板子回来第一步就出电流而不是先冒烟。3.1 最小系统的七个连接步骤第一个步骤是供电。VDD、PVDD1、PVDD2 接同一路电源两个 PVDD 在 VDD 电源层并接。每个 PVDD 引脚就近放一个 10μF 陶瓷电容和一个 0.1μF 陶瓷电容VDD 引脚同样处理。第二个步骤是接地GND、PGND1、PGND2 全部接到功率地平面EP 焊盘开窗并打孔接地。第三个步骤是 REF 旁路在 REF 与 GND 之间放 1μF 陶瓷电容电容要尽量靠近引脚。第四个步骤是接电感。LX1 的各引脚连在一起后接电感LX2 的各引脚连在一起后接另一个电感。MAX1969 要把 LX1 和 LX2 全部并接当作单路大电流输出。电感的饱和电流按最大 TEC 电流留至少 1.2 倍裕量DCR 尽量小LX 走线要短而宽。第五个步骤是 COMP 补偿在 COMP 与 GND 之间接 0.01μF 陶瓷电容这是手册给的默认值先按默认上电不要一上来就改。第六个步骤是电流采样。RSENSE 跨接在 CS 与 OS1 之间必须串在 TEC 回路里。采样电阻要用四线开尔文接法电流路径的走线压降不要算进采样回路。MAX1969 的 OS2 直接接地不要悬空。第七个步骤是控制输入。CTLI 先用电阻分压固定在 1.50V确认上电时 TEC 电流为零再交给 MCU 的 DAC 控制。最后把 MAXIP、MAXIN 接到 REF先使用默认的 ±150mV/RSENSE 限流值。MAXV 用两个 1% 电阻从 REF 到 GND 分压输出最大 TEC 电压是 VMAXV 的 4 倍例如两个 10kΩ 电阻分压得到 0.75VTEC 最大电压就是 3V。3.2 RSENSE与限流参数的计算脚本RSENSE 的取值和 CTLI 电压的换算每次手算容易出错我一般会用下面这段脚本先跑一遍确认阻值和电压范围再下单买料# MAX1968/MAX1969 RSENSE 与 CTLI 电压估算 # 核心关系 # I_max 150mV / R_sense # V_ctli 1.5V 10 * R_sense * I_tec target_i 2.0 # 目标最大 TEC 电流单位 A r_sense 0.150 / target_i p_loss target_i ** 2 * r_sense print(fRSENSE {r_sense * 1000:.1f} mΩ) print(f满量程电流为 {target_i} A 时RSENSE 耗散 {p_loss * 1000:.0f} mW) # 某个工作点需要 1.0 A i_work 1.0 v_ctli 1.50 i_work * 10 * r_sense print(fI{i_work}A 时 CTLI 应给 {v_ctli:.3f} V)这段脚本的逻辑是先由设计最大电流算出 RSENSE再验算功耗最后反推工作点对应的 CTLI 电压。两个方向都走一遍避免板子回来才发现满量程不够或者 CTLI 的 DAC 输出电压范围覆盖不到。target_i 是设计电流上限r_sense 是采样电阻值p_loss 用来选电阻封装v_ctli 是 MCU DAC 需要输出的电压。把 target_i 改成你的实际需求脚本会直接给出三个关键数。MAXIP 和 MAXIN 的限流也能在脚本里扩展。直接接 REF 时正向和反向限制都是 ±150mV/RSENSE。如果希望正向和反向限制不一样可以把 MAXIP 或 MAXIN 接到 REF 分压电阻的中间点分压比直接决定限流值。MAXV 分压电阻的总阻值建议取 10kΩ 到 100kΩ 之间太小会拖累 REF 基准太大容易受噪声干扰。3.3 电感与器件选型边界器件选型直接决定这套电路能不能长期稳定跑我把常用参数整理成一张表器件推荐参数要点RSENSE150mV / I_max低感功率电阻四线开尔文连接电感按手册公式计算饱和电流 ≥ 1.2 × I_maxDCR 尽量小REF 旁路1μF 陶瓷电容紧贴 REF 引脚放置COMP 电容0.01μF 陶瓷电容先默认电流环振铃再微调VDD/PVDD 去耦10μF 0.1μF 并联每个功率引脚就近放置MAXV 分压两个 1% 电阻总阻值 10kΩ ~ 100kΩ电感值按数据手册给出的设计公式计算即可MAX1969 把 LX1 和 LX2 合并后每路电感承载的电流要考虑均流饱和电流余量再多留一点。LX 节点是开关节点走线要短电感靠近芯片放。CS/OS1 的采样电阻尤其重要如果走线过长铜箔电阻会跟 RSENSE 串联导致电流读数和实际值不一致。COMP 电容不要一上来就改0.01μF 是手册默认的电流环补偿参数先按默认值验证完整功能再根据示波器波形微调。4. 电流监测、开关频率与温度闭环ITEC、FREQ和CTLI的配合方式TEC 模块的最终价值是“把温度稳定住”光会通电不行还得会读电流。手册把 ITEC 引脚单独做出来就是为了让你不用串电流表也能拿电流数据做闭环。这一章讲清楚 ITEC、FREQ 和 CTLI 怎么配合温度闭环的控制流程也能直接落地。4.1 用ITEC引脚把TEC电流转成ADC能读的电压ITEC 输出以 1.5V 为中心满足VITEC 1.5 8 x RSENSE x ITEC反向电流时 ITEC 电压低于 1.5V。如果 MCU 的 ADC 是单极性 0~3.3V 且参考地是 GND负电流那一半会被直接砍掉。常见做法是把 ITEC 接到差分 ADC或者用运放把 1.5V 中心平移到合适的电平。我一般会在 ITEC 后面串联 100Ω 电阻再接 0.1μF 电容到 GND构成约 16kHz 的低通滤波滤掉开关纹波同时不会影响几百赫兹以内的电流响应。REF 的实测值要代进公式。很多板子一上电默认 REF 是 1.503V 或 1.498V用理论 1.50V 去算电流会有小偏差。在精密温控里这种偏差会累积所以我习惯先把 REF 电压实测记录再用实测值替换公式里的 1.50V。CTLI 输入也要注意驱动能力DAC 输出后最好加一级运放缓冲至少要用低输出阻抗的 DAC避免 CTLI 电压被拉偏。4.2 FREQ开关频率与SHDN的配合FREQ 引脚决定开关频率高电平是 1MHz低电平是 500kHz。需要注意的是这个引脚是逻辑输入不能悬空悬空时内部逻辑可能跑到不确定状态。常见做法是用 MCU 的 GPIO 明确拉高或拉低而不是在板上留跳线。频率选择的逻辑要说清楚。500kHz 时开关损耗小、辐射噪声低但输出纹波大1MHz 时纹波小电感可以选小一点但芯片发热和辐射噪声都会增加。我一般先按 500kHz 调试确认温度闭环稳定后再切到 1MHz这样能减少排查问题时的变量。FREQ 切换要在 TEC 电流较小或 SHDN 拉低时进行避免切换瞬间引起输出扰动。SHDN 是低电平关机上电期间应该先拉低等 MCU 完成了初始化和 CTLI 的 1.50V 设置后再拉高。调试时如果发现电流异常直接拉低 SHDN 比断电更安全芯片会进入低功耗模式TEC 电流归零。4.3 温度闭环的控制流程温度闭环的典型控制流程分五步。第一步用 NTC 或 Pt1000 采集 TEC 负载的温度接 ADC 读回 MCU。第二步读 ITEC 电压按 4.1 的公式换算成实际电流确认功率路径正常。第三步软件 PID 用温度误差计算控制量输出到 DAC再由 DAC 驱动 CTLI。第四步外环周期取 100ms 到 1s因为 TEC 的热时间常数远大于电流环的时间常数内环由芯片的 COMP 完成软件不需要干预。第五步保护逻辑里设置电流上限ITEC 换算值超限时立即拉低 SHDN。这里有个常见的认知误区COMP 是芯片内部的电流环补偿软件 PID 是温度外环两者各管一段。很多开发者以为温度不稳就是 COMP 的问题反复改 COMP 电容其实应该先看软件外环的 PID 参数和采样周期。DAC 输出到 CTLI 之间如果走线较长要加 RC 滤波避免数字噪声耦合进电流指令。整个闭环里CTLI 是“指令”ITEC 是“读数”REF 是“基准”三个引脚配合好温度闭环才有稳定的前提。5. 避坑指南MAX1968/MAX1969最容易翻车的五个细节资料页数不多但引脚之间的关系很密。下面五个坑在模拟项目X和某跨平台温控系统里都实际遇到过按现象、原因、解决三段写可以直接对照检查你的原理图。5.1 把MAX1969的LX1/LX2当两路独立输出用现象输出电流只有预期的一半或者两个电感发热明显不均匀。原因MAX1969 手册要求把 LX1 与 LX2 全部连在一起。有人按 MAX1968 的思路把两组 LX 分开等于只用了半个功率路径。解决MAX1969 原理图上把 LX1、LX2 以及配套的 PVDD1、PVDD2 都并接当作一路大电流输出设计。MAX1968 则保持两组独立LX1 各脚并接、LX2 各脚并接。5.2 OS2悬空或接错位置现象MAX1969 工作时电流读数漂移或者电流方向跟 CTLI 指令对不上。原因OS2 在 MAX1969 里没有参与差分采样手册明确要求接地。悬空时感应电压会干扰内部检测拉错位置时还会把负载电压引到采样回路。解决MAX1969 的 OS2 直接接到 GND不要接到 TEC 负载端。OS1 和 CS 才是真正的差分采样引脚RSENSE 必须跨接在这两个引脚之间。5.3 RSENSE走线过长把寄生电阻算进电流检测现象实测电流跟公式算出来的不一致而且随温度变化漂移。原因CS/OS1 跨接的 RSENSE 如果放在铜箔长走线末端走线电阻和焊点电阻会跟采样电阻串联系统按总电阻计算电流等效 RSENSE 变大。解决RSENSE 要紧贴芯片放置采样焊盘用开尔文四线接法电流路径尽量短粗。换电阻封装后要重新验证电流读数不能只看阻值一样就上板。5.4 EP焊盘不接地或接地面积不够现象满载 10 分钟后芯片表面温度快速上升电流开始缓慢漂移温度闭环稳不下来。原因EP 是裸露焊盘内部连接到 GND没接到大平面导致热阻增大内部同步整流管的损耗散不出去。解决PCB 上 EP 焊盘开窗打一排过孔接到功率地平面。地平面面积尽量大过孔数量多一些散热和地弹问题会一起改善。5.5 SHDN和FREQ悬空导致上电状态不确定现象上电瞬间 TEC 有电流冲击或者用示波器看 LX 节点时频率不对波形有毛刺。原因SHDN 和 FREQ 都是逻辑输入悬空不是稳定的 0 或 1内部逻辑可能跑到中间状态。FREQ 悬空时开关频率不稳定SHDN 悬空时上电时序不可控。解决FREQ 用 MCU 的 GPIO 明确拉高或拉低SHDN 用 10kΩ 电阻拉到低电平MCU 就绪后再拉高。两个引脚都要走短走线不要绕远。6. 上电调试技巧用一块电流表和示波器把板子调到能信6.1 电流表实测与ITEC换算互校第一次上电别急着写 PID先把电流表串进 TEC 回路给 CTLI 一个已知电压对比 ITEC 换算值和电流表实测值。操作顺序是第一步CTLI 给 1.50V记录 ITEC 电压和电流表读数两者都应该接近零第二步CTLI 抬高 0.15V记录 ITEC 电压和电流表读数第三步按 VITEC 1.5 8 x RSENSE x I 换算电流跟电流表对比。记录格式用下面这种表每块板子留一份CTLI 给定ITEC 电压实测公式换算电流电流表实测1.50V实测值0A实测值1.65V实测值计算值实测值如果 ITEC 换算值和电流表实测偏差超过 2%先检查 REF 电压是不是 1.50V再检查 RSENSE 焊接和走线最后才怀疑芯片。LX 开关波形很干净但 ITEC 读数对不上时大概率是采样电阻的问题不是芯片的问题。6.2 用示波器看LX节点和COMP节点第二件事是用示波器确认开关节点。LX 节点对 VDD 和 GND 摆幅探头要用 10 倍衰减接地弹簧尽量短避免测量引入噪声。确认开关频率跟 FREQ 设定一致占空比随 CTLI 变化。LX 波形如果出现抖频或毛刺优先查地弹和去耦电容这类玄学问题多半是功率地回流路径太长。COMP 节点可以用示波器看启动瞬间有没有振铃。0.01μF 默认值下如果有明显欠阻尼可以微调 COMP 电容但每次只改一档重新测一遍电流阶跃响应。切记 COMP 是电流内环的补偿不是温度环的补偿改 COMP 解决不了温度漂移。以前我总觉得这类芯片是个黑匣子直到有一次把 RSENSE 焊在长走线末端电流表读数怎么都对不上公式折腾了两天才发现是走线电阻进了采样回路。从那以后我每次上电都强制走一遍电流表互校再用示波器确认 LX 开关节点确认完才敢写温度闭环的 PID 参数。这份中文资料把引脚说明、公式和注意事项整理得很集中画板时适合放在旁边对照希望帮到你。本文还有配套的精品资源点击获取