Simulink中输出阻抗测量与补偿器设计：压平阻抗尖峰，改善Buck负载瞬态

上个月我调一块48V转3.3V的Buck电源板负载从1A瞬间跳到5A示波器上输出电压掉了82毫伏恢复时间将近210微秒。环路增益的Bode图我反复看了几遍穿越频率已经拉到70kHz上下相位裕度52°增益裕度也够按常理不该这么差。后来我在Simulink里把闭环输出阻抗曲线拉出来问题一下全清楚了——LC谐振频率附近藏着一个接近30dB的阻抗尖峰。负载瞬态性能差压根不是环路带宽不够而是输出阻抗没被“塑形”好。这篇内容我就围绕这个主题展开怎么在Simulink里测量输出阻抗怎么理解阻抗尖峰的来源以及怎么通过补偿器设计把阻抗峰值压下去最终让负载瞬态性能真正变好。适合正在做电源控制、特别是Buck/Buck-Boost这类电压环设计并且已经开始碰模型或者想用仿真验证瞬态性能的工程师。1. 负载瞬态的账不能只盯着环路增益算1.1 从“负载电流是扰动源”这个视角重新看电源大多数做电源的人习惯性把注意力放在“控制到输出”这条通路上。传递函数算出来Bode图画出来穿越频率、相位裕度看一圈觉得没问题就收工。但负载瞬态性能对应的是另一条信号通路负载电流变化到输出电压变化。这条通路既不受控制器直接控制也不会在常规的“控制到输出”Bode图里体现出来。它对应的正是电源电路的输出阻抗。线性系统里可以写得很清楚Vout(s) G_vg(s)·Vin(s) G_d(s)·d(s) − Zout(s)·Iout(s)负载电流对输出而言就是一个外部扰动源。理想电压源输出阻抗应该等于0负载怎么抽电流输出电压都纹丝不动。但实际上电源电路总是有电感、有电容、有有限增益的环路输出阻抗不可能为零。于是负载阶跃时输出阻抗在某一段频域的值越高输出电压在那一段的波动就越大。生活化一点理解稳压电源相当于一个端水的服务生负载电流突变就是有人突然拍了他一下。输出阻抗描述的就是“拍一下之后手抖多厉害”。环路增益只决定服务生自己想不想站稳输出阻抗才是真正评估“手抖幅度”的指标。1.2 环路增益和输出阻抗是同一件事的两面闭环输出阻抗和开环输出阻抗之间存在一个非常核心的关系Zout_cl Zout_open / (1 T)T就是环路增益。低频段T很大所以输出阻抗被压得很低高频段T趋近于0输出阻抗等于开环值。真正麻烦的是中频段——环路增益刚开始往下掉、相位还没有完全回落的过渡区域阻抗会从“被压低”的状态慢慢“浮起来”。如果LC谐振峰恰好落在这个过渡段就会看到一个明显的阻抗尖峰。这个公式解释了为什么“带宽够宽”不等于“瞬态好”。穿越频率只是告诉你环路增益降到0dB的点在哪并没有直接告诉你谐振频率处还能剩多少增益。如果谐振峰附近T只剩20dB那么开环50dB的尖峰只能被压到30dB依然很显眼。换句话说带宽拉高只是给压制阻抗尖峰创造了潜力真正压没压住要看整条阻抗曲线。1.3 输出阻抗Bode图应该这么读拿到一张闭环输出阻抗的Bode图我一般只看三件事。第一低频段是否被压得足够低。比如20Hz到1kHz这段阻抗是否在几毫欧量级这决定负载慢变化的输出跌落。第二中频段有没有异常尖峰。通常在LC谐振频率附近。尖峰越高负载瞬态时那个频率附近的振铃就越严重输出电压跌落或过冲也越明显。第三高频段是否落回开环曲线。因为是受环路带宽限制一般到穿越频率以上阻抗就“兜不住”了。这个高频段的阻抗主要靠输出电容组和功率级本身来扛环路帮不上太多忙。很多经验不足的设计者只看相位裕度和穿越频率不看这条曲线结果就是环路设计“读数正常”瞬态波形却很难看。好在Simulink里测量这条曲线并不麻烦关键是选对方法。2. Simulink里两种测输出阻抗的路线2.1 路线A平均模型加小信号传函解析法如果只是为了研究阻抗特性和设计补偿器最快的方式是搭一个Buck变换器的平均小信号模型直接写出输出阻抗的传递函数。这种做法的好处是解析、方便、不涉及复杂的仿真设置几分钟就能看到阻抗曲线。以最基本的Buck为例输入12V、输出3.3V、电感10µH、输出电容132µF比如三个44µF并联、电容ESR取3mΩ、满载5A时负载电阻0.66Ω。在MATLAB里写一个小脚本就能画出开环输出阻抗Vin 12; Vout 3.3; L 10e-6; C 132e-6; Rc 3e-3; R 0.66; RL 10e-3; s tf(s); % 电感支路阻抗 ZL s*L RL; % 电容支路阻抗 ZC Rc 1/(s*C); % 从输出端口看进去的开环输出阻抗 Zout_open 1 / (1/ZL 1/ZC 1/R); bode(Zout_open); grid on;注意这里的Zout_open是“从输出端口看进去”的阻抗也就是把电源看作一个无源网络时的等效阻抗。后面闭环输出阻抗只要再除以(1T)就行。如果想做更完整的电压环设计还需要控制到输出的传函Gvd这里先不展开。平均模型的好处是结构清楚不会引入开关纹波的干扰特别适合在设计初期快速评估阻抗尖峰的位置和量级。2.2 路线BSimscape开关模型加频率响应估计平均模型只能覆盖线性化的情况真要验证实际开关行为下的闭环输出阻抗还是得回到开关级模型。在Simulink里用Simscape Electrical搭建Buck功率级直流源、开关管、二极管、电感、输出电容、负载。控制部分可以是PWM发生器加电压误差放大器也可以直接做成离散DSP控制器。测输出阻抗的方式是在输出端并联一个受控电流源然后给电流源的参考输入叠加一个正弦小信号扫描。这个并联电流源本质上是注入一个已知的负载扰动。接着用Simulink Control Design的Frequency Response Estimation工具把“注入电流”设成输入点“输出电压测量”设成输出点就可以直接估计出闭环输出阻抗的频率响应。操作步骤大致是这样搭好Buck的Simscape功率级模型保证能在额定负载下正常闭环工作。在输出节点和地之间放一个电流源作为扰动注入点。参考信号由一个Sine Wave模块和一个常数偏置叠加而成。在输出端加电压测量模块作为频率响应的输出点。打开Model Linearizer把扰动注入信号设为线性化输入输出电压设为线性化输出。扰动类型选sinestream正弦扫描而不是阶跃或PRBS。因为输出阻抗的测量需要幅度小、频点准sinestream最合适。运行估计得到闭环输出阻抗的Bode图。这一步设计的核心是把“负载电流”当作输入来扫。很多第一次做的人会习惯把输入设在参考电压上那测出来的是音频灵敏度和环路增益而不是输出阻抗。方向搞对结果才有意义。2.3 频响估计参数的实战经验这里直接给一组我在类似仿真里常用的参数可以作为起点。参数建议值说明扫描频率范围100 Hz ~ 0.5×开关频率覆盖低频和中频段过高频段受开关纹波干扰严重扰动电流幅度满载电流的2% ~ 5%太小信噪比差太大进入非线性区每频点周期数8 ~ 12周期太少频谱泄漏明显稳定时间5 ~ 10个周期让系统回到稳态再采集数据频率点数40 ~ 60点太少Bode图不够光滑点太多仿真时间成倍增长开环测量和闭环测量都要做。开环曲线用来定位LC谐振峰的位置闭环曲线才是你真正需要去“重塑”的对象。两个模型可以共用只是测量时把环路断开或者闭合的区别。提示在开关级模型里做频率响应估计仿真时间可能比较长。先用平均模型把问题基本解决再用开关级模型验证是最省时间的做法。3. 阻抗尖峰到底从哪来LC谐振和环路带宽的较量3.1 一个具体算例把谐振峰定位出来接着用刚才的参数L10µHC132µF那么LC谐振频率是f_LC 1 / (2π√(LC)) ≈ 1 / (2π√(10µ × 132µ)) ≈ 4.4kHzESR零点频率大约f_ESR 1 / (2π × Rc × C) ≈ 1 / (2π × 3mΩ × 132µF) ≈ 402kHz这两组数字基本决定了输出阻抗曲线的大轮廓。在4.4kHz附近电感和电容发生并联谐振开环输出阻抗会有一个明显的峰值在402kHz附近ESR零点会把阻抗曲线从下降趋势重新抬平或者减缓下降。关键是这个峰有多高。在开环情况下如果电感寄生电阻和电容ESR都很小LC网络的Q值会非常高谐振峰可能比直流输出电阻高两个数量级以上。这在低压大电流Buck里非常常见尤其是全陶瓷电容输出的设计ESR低到几毫欧甚至更低谐振峰尖而高。3.2 闭环为什么压不住谐振峰闭环输出阻抗等于开环阻抗除以(1T)。问题就出在T在LC谐振频率处还剩多少。沿着刚才的例子假设穿越频率设计在60kHz。那么在4.4kHz处环路增益T可能还剩下20到30dB。看起来不错但那只意味着开环尖峰可以被压低20到30dB。如果开环尖峰本身有50dB那么压完之后还会剩20到30dB的凸起。这依然是一个很可观的阻抗尖峰。超过穿越频率以后T趋于0闭环输出阻抗就完全回到开环曲线了。所以闭环阻抗曲线的典型形态就是低频段被压得很平中频谐振点被削掉一部分但留下一个凸包高频段完全恢复成“裸”的LC曲线。这个凸包就是负载瞬态时输出电压振铃和跌落的主要来源。负载阶跃电流在频域上是一个很宽的能量分布其中对应阻抗尖峰那一频段的能量会被放大表现出来就是时域波形里那个4.5kHz左右的振铃。3.3 相位裕度不高时尖峰会比想象中更刺相位裕度这个指标大家都很熟但很多人没意识到它和阻抗尖峰之间的联动关系。约束条件是如果想用高增益去压低谐振频段的阻抗就会让穿越频率附近有更高的增益。而高增益要求穿越频率附近的相位损失尽量小。一旦相位裕度偏低1T在穿越频率附近的分母会变小甚至可以产生一个额外的“阻抗抬升”效应。换句话说低PM不仅仅意味着稳定性余量小还直接意味着负载瞬态可能更差。数字控制里这种问题会更大。数字控制引入了采样保持和一拍或两拍延迟等效加进环路的相位损失随着穿越频率提高而变多。所以数字电源的穿越频率往往不敢像模拟控制那样拉得很高阻抗尖峰也更难压。设计时要清醒认识到每一度相位余量都是有价值的它不只为稳定服务也为了阻抗尖峰服务。4. 输出阻抗重塑补偿器的零点该放在哪4.1 先画一条目标阻抗曲线做重塑设计之前先要有目标。负载阶跃ΔI4A如果允许输出电压跌落ΔV不超过30mV那么从最朴素的欧姆定律看该频段目标阻抗需要做到|Zout_target| ≤ ΔV / ΔI 30mV / 4A 7.5mΩ这个指标看似简单但实际约束是分频段的。负载阶跃的上升沿如果是1µs量级那么扰动频谱可以铺到几百kHz低频分量贡献的是电压缓慢拖尾高频分量贡献的是尖刺和振铃。所以工程上会把目标阻抗曲线画成分段的低频和中频定一个低目标高频段受限于环路带宽和输出电容本身目标定在“比原值低即可”。有了目标曲线之后可以把需求转换为对环路增益的要求|T(f)| ≥ |Zout_open(f)| / |Zout_target(f)| − 1这个式子来自闭环阻抗公式的变形。它清楚地告诉你要在一个频率点把阻抗压低到目标值需要在该点提供多少环路增益储备。这是整个补偿器设计里最重要的一步推导强烈建议画图之前先把这个算清楚。4.2 Type III补偿器的零极点放置逻辑对于全陶瓷电容、低ESR的Buck变换器Type II补偿器往往不够用。因为LC双极点靠得很近、峰值又高需要在谐振点附近提供足够的相位提升和一个额外的零点。Type III补偿器是更常见的选择传函结构如下H(s) K · (1 s/ωz1)(1 s/ωz2) / [s(1 s/ωp1)(1 s/ωp2)]设计时零极点的位置不只是“带宽多宽”的问题更是“阻抗尖峰怎么被压掉”的问题。我的经验法则如下fz1放在0.5~0.8倍的f_LC附近比如4.4kHz谐振峰就放在2.5kHz到3.5kHz。这个零点的目的是在谐振峰到来之前开始提升增益同时提供相位提前把谐振峰压下去。fz2放在ESR零点附近或者1~2倍f_LC之间。作用是给穿越频段额外补充相位让中频段的增益可以被利用起来。fp1放在f_ESR附近或略高。ESR零点会带来增益抬升如果不管它高频段增益会一直上升噪声就很容易被放大。用这个极点把它压住。fp2放在1.5~2倍穿越频率处。负责把开关频率附近的增益快速压下去防止PWM边沿噪声窜进环路。至于原点极点用于保证直流增益足够高消除稳态误差。这里的顺序非常重要零点是为“压阻抗尖峰”服务的不是随便放在补偿器的中间位置。经常看到有人把两个零点都堆在穿越频率附近结果相位裕度也够了、带宽也够了但谐振尖峰纹丝不动。因为零点没有照顾到f_LC处需要提供的增益。补偿器设计的目标不是Bode图好看而是让闭环输出阻抗曲线达到目标形态。4.3 在Simulink里把补偿器落地并看闭环阻抗先用解析方法在脚本里做一个快速迭代。以电压模控制、采样H_sense为例闭环输出阻抗可以这样看% 假设Gvd是控制到输出的传递函数C是补偿器H是反馈分压比 Gvd ...; C ...; H ...; T series(C*Gvd, H); Zout_cl Zout_open / (1 T); bode(Zout_cl, {2*pi*100, 2*pi*250e3}); grid on;脚本的价值在于可以极快地试不同零点位置。每改一次补偿器参数重新画一次闭环输出阻抗观察目标频段的峰值是变高还是变低。等解析曲线已经压到目标值附近再回去改Simulink模型里的补偿器模块参数跑开关级频响估计和时域仿真。这里特别提醒**常规的pidTune或Control System Designer只会给你一个满足穿越频率和相位裕度的补偿器并不保证输出阻抗形态好。**这两个指标只是约束条件不是最终目标。我见过太多人用自动整定整出一个看起来很漂亮的PID拉出闭环阻抗一测尖峰还在那里。因为自动整定的目标函数里没有“阻抗压低”这一项。所以使用这些工具之后必须自发地检查阻抗曲线。如果发现阻抗尖峰依然明显优先调fz1的位置把它往低频移。试0.3倍的f_LC看峰值是否掉下来。fz1过低会降低系统带宽所以每次调整都要回到时域验证瞬态恢复时间寻找两者的平衡点。5. 在Simulink里看时域负载阶跃验证5.1 负载阶跃源的设置细节补偿器改完之后最后一步是负载阶跃仿真。Simulink里做这个很简单在输出端并联一个可控电流源输入信号用一个阶跃从1A跳到5A。但有个细节容易被忽略阶跃的时间不能设成理想的0秒跳变。真实负载变化总有一个di/dt电子负载、处理器电源这些负载对电流的抽取速度通常有明确的要求常见是1到10A/µs。所以在阶跃模块里把上升时间设为1µs到2µs跑出来的结果才贴近实测。仿真时长不需要太久。负载阶跃的恢复过程一般几十微秒内结束设5ms完全够。Simscape模型的变步长求解器要设置最大步长建议不超过开关周期的1/20。对于500kHz开关频率最大步长设100ns左右比较稳。否则PWM波形会失真瞬态结果也不可信。5.2 重塑前后的仿真波形对比我用前面这套方法在一个模拟项目上做过对比。负载阶跃1A到5A上升时间1µs输出电容3颗44µF陶瓷电容开关频率500kHz。指标重塑前重塑后输出电压跌落82mV22mV输出电压过冲65mV18mV恢复时间(回到1%误差带)210µs48µs振铃频率约4.5kHz不明显时域波形上能看到最明显的区别是振铃。重塑前负载阶跃之后输出电压以4.5kHz左右的频率振铃很久这和阻抗曲线里那个LC谐振尖峰完全对应。重塑后振铃几乎消失了跌落幅度大幅下降恢复时间也缩短到接近原来的四分之一。这不是什么玄学。4.5kHz恰好对应算例中的LC谐振频率。当输出阻抗在这一段还凸着负载阶跃的扰动就会激发这个频率的谐振。零点放下去凸包压平时域振铃就没有能量来源了。5.3 仿真波形不理想时的调参套路如果仿真里振铃还在按下面的顺序排查重新扫一次闭环输出阻抗看对应振铃频率处是否还有凸包。如果凸包还在说明零点位置不对或者补偿器增益不够。尝试把第一个零点往更低频移动比如从0.7倍f_LC移到0.4倍f_LC。如果低频阻抗压下去了但恢复时间变长说明穿越频率太低需要适当提高环路增益。检查相位裕度至少保持45°以上。如果PM掉了检查是不是第二个零点和极点靠得太近导致相位提升没拉开。整个过程就是“阻抗曲线找问题时域波形验结果”的循环。不要只看时域波形盲调参数那样会很慢而且容易陷入局部解。6. 仿真里那些容易忽视的坑6.1 频响估计的扰动幅度过犹不及很多人在Simulink里做频率估计扰动幅值设得很小比如满载的0.1%结果扫出来的Bode图在高频段“毛刺”很多根本没法看。原因很简单信号被开关纹波淹没了FFT的信噪比太低。反过来有人为了获得清晰的曲线把扰动幅值调到满载的20%这时系统进入大信号非线性区域扫描结果已经不能代表小信号输出阻抗了。我通常取满载电流的2%到5%作为扰动幅度同时把sinestream的每个频点做10个周期左右的平均曲线基本都能扫得很光滑。高频段出现假峰也要警惕。如果扰动幅度偏大谐波之间会产生互调干扰在开关频率附近出现并非真实存在的尖峰。这时候把扰动幅值降下来再扫一次就能判断真假。6.2 平均模型和开关模型的差异平均模型在控制设计阶段非常高效但它看不到采样保持效应、PWM边沿响应和开关纹波对环路的影响。数字控制设计里平均模型往往比实际系统更乐观相位测量值会比开关模型高出一两度甚至更多。所以在验证阶段一定要回到带PWM发生器和采样器的开关级模型重新做频率响应估计。如果平均模型设计的补偿器在开关级模型里相位裕度骤降多半是采样延时或者比较器的PWM更新机制没有在解析模型里建模。这时候要回到控制端把采样延时补进传函。6.3 仿真里“零阻抗”地线会把问题藏起来最后一个坑是最容易被低估的。Simulink仿真里所有的地都是理想零阻抗走线电阻和寄生电感默认不存在。这本是好事但它会让你误以为环路补偿已经把瞬态压得很完美。真实PCB上负载抽电流必须走一段引线引线本身有寄生电感和电阻。负载阶跃的di/dt越大寄生电感上的压降L·di/dt就越明显而且这段压降不在环路补偿的管制范围内。曾经有个朋友调板子仿真里瞬态已经压到20mV以内实测却还是60多毫伏后来发现是输出电容离负载太远中间那段PCB走线电感的压降占了半壁江山。把几颗高频MLCC挪到负载脚边实测指标立刻变好。所以做仿真验证时建议在负载电流源和输出母线之间串一个小电感比如1到2nH再串上几毫欧电阻模拟连接线寄生。这样仿真结论才不会被地线是理想导体这个假设带偏。整个项目做下来我最大的体会是输出阻抗重塑的本质不是“把环路调得更快更强”而是让电源在负载眼中表现为一条足够低阻抗的导线。环路补偿器该在哪提供增益电容该在哪发挥储能作用全部由这条阻抗曲线说了算。只要先把阻抗曲线从Simulink里拉出来尖峰在哪问题就在哪把尖峰压平瞬态性能自然会给你正面回应。