PCB设计规范全流程指南：从布局布线到工艺评审与验收

简介：这份《华为PCB设计规范》PDF面向PCB设计工程师、电子工程师及项目经理，用于解决电路板设计过程中标准不统一、评审流程不清晰、布局布线缺乏依据等问题，适合需要参照企业级规范提升设计质量与可靠性的中高级从业者。资源包共1个PDF文件，约248KB，内容按章节组织，涵盖设计任务受理、网络表创建、布局、布线前仿真、布线、后仿真及设计优化、工艺设计要求等完整流程，并附有传输线特性阻抗与PCB设计作业流程两个附录。规范中详细列出了设计评审的自检项目与评审流程，明确了材料选择、厚度与孔径选择等工艺要求，同时给出提高设计质量与效率的规则约定。目前已有5961人学习下载，读者可借此系统掌握华为在PCB设计各环节的标准化做法，对照检查自身设计流程中的薄弱点，快速建立可落地的设计规范意识。

1. 从一块被反复改版的六层板说起：这套规范到底解决什么问题

一块六层板，硬件工程师改了四版，板厂退回两次，SMT产线反馈立碑、连锡，ICT工装做不出来。复盘时发现，问题不在原理图，也不在EDA工具，而是从布局到布线到工艺标注，每个人按自己的习惯来，没有一份统一的约束。这正是PCB设计规范要解决的事。这份《印制电路板（PCB）设计规范》把设计任务受理、网络表创建、布局、布线约束、工艺设计、设计评审串成一条完整链路，适合正在做硬件类毕设、课设的学生，也适合需要出一份可交付PCB设计流程文档的从业者。它不教你某个EDA工具怎么点按钮，而是告诉你每一步该产出什么、按什么标准检查、谁来签字确认。

2. 设计任务受理与计划制定：从投板申请到双方签字的设计计划

很多PCB设计翻车，不是布线水平不够，而是任务受理阶段就埋了雷。原理图没评审、BOM没有元件编码、结构图缺安装孔定位尺寸，设计者拿到手就开始布局，做到一半发现封装对不上、板框装不进外壳，只能推倒重来。规范把这一段的输入条件和输出物定义得很死，目的就是让设计者在动手之前把该确认的全部确认掉。

2.1 投板申请的前置资料清单

硬件项目人员需要发起PCB设计时，不能口头说一声就把原理图丢过来。规范要求走《PCB设计投板申请表》，经项目经理和计划处批准后，流转到指定的PCB设计部门审批。此时必须准备好四类资料：

• 经过评审且完全正确的原理图，包括纸面文件和电子件
• 带有MRPII元件编码的正式BOM
• PCB结构图，标明外形尺寸、安装孔大小及定位尺寸、接插件定位尺寸、禁止布线区
• 新器件的封装资料（无MRPII编码的器件）

这四类资料经PCB设计部门审批合格并指定设计者后，才能开始设计。我一般会把这四类资料当作“开工门槛”，缺任何一项都不进入布局阶段，否则后面返工的成本远高于前期多花半天确认。

2.2 理解设计要求与制定设计计划

资料齐了不等于可以动手。规范要求设计者仔细审读原理图，理解电路的工作条件——模拟电路的工作频率、数字电路的工作速度，这些直接决定布线策略。同时要与原理图设计者确认板上的关键网络：电源、时钟、高速总线，逐一了解布线要求。

接下来是对原理图做规范性审查。发现不符合《硬件原理图设计规范》的地方，要明确指出并协助修改，而不是自己默默绕过。这一步很多设计者会跳过，觉得“原理图是别人的事”，但网络表是从原理图生成的，原理图的错误最终会变成PCB的错误。

审查完成后制定单板PCB设计计划，填写设计记录表。计划要包含几个关键检查点的时间要求：原理图输入、布局完成、布线完成、信号完整性分析、光绘完成。设计计划由PCB设计者和原理图设计者双方签字认可，必要时征得上级主管批准。双方签字这个动作看起来形式化，实际作用是让原理图设计者对后续变更负责，避免设计过程中需求反复横跳。

3. 布局与约束条件设置：决定板子能不能布通的关键一步

布局和约束设置是PCB设计里最吃经验的部分。布局没做好，后面布线阶段再怎么调都是拆东墙补西墙。规范在这一段给了大量可量化的规则，从板框创建、栅格设置到去耦电容摆放、匹配电阻位置，基本覆盖了实际项目中最容易出问题的环节。

3.1 创建网络表与板框

网络表是原理图与PCB的接口文件。设计者要根据所用工具的特性选用正确的网络表格式，创建过程中积极协助原理图设计者排除错误，保证网络表的正确性和完整性。同时确定器件封装（PCB FOOTPRINT），这一步出错后面全错。

创建PCB板时，根据单板结构图或标准板框建立设计文件。坐标原点的设置有明确原则：取单板左边和下边延长线的交汇点，或单板左下角的第一个焊盘。板框四周倒圆角，倒角半径5mm，特殊情况参考结构设计要求。原点位置看似小事，但和后续ICT测试、SMT定位、结构装配都有关联，一开始定错后面改起来很麻烦。

3.2 布局操作的核心原则

规范给出的布局原则里，有几条是实际项目中最容易踩坑的：

先大后小，先难后易。重要的单元电路、核心元器件优先布局。BGA、连接器、电源模块这些占面积大、引脚多、位置受限的器件先放，小元件最后补。

信号流向决定主要器件位置。参考原理框图，按主信号流向规律安排主要元器件，总连线尽可能短，关键信号线最短。

隔离原则。高电压大电流信号与小电流低电压弱信号完全分开，模拟与数字分开，高频与低频分开，高频元器件间隔要充分。

栅格设置。IC器件布局栅格一般50到100 mil，小型表面安装器件不少于25 mil。栅格太细对齐困难，太粗小元件放不下。

去耦电容靠近IC电源管脚。使电容与电源和地之间形成的回路最短。这一条在双层板上尤其关键，布局和电源布线方式直接影响系统稳定性。

匹配电阻分清源端与终端。串联匹配电阻靠近信号驱动端，距离一般不超过500 mil。多负载的终端匹配一定要在信号的最远端匹配。匹配电阻放错位置，信号质量不但没改善反而更差。

发热元件均匀分布。除温度检测元件外，温度敏感器件远离发热量大的元器件。

BGA与相邻元件距离大于5mm，贴片元件间距大于0.7mm，贴装元件焊盘外侧与相邻插装元件外侧距离大于2mm。有压接件的PCB，压接接插件周围5mm内不能有插装元器件，焊接面周围5mm内不能有贴装元器件。

布局完成后打印装配图供原理图设计者检查封装正确性，确认单板、背板和接插件的信号对应关系，确认无误后方可开始布线。

3.3 布线层数与线宽间距的确定

布局基本确定后，用PCB设计工具的统计功能报告网络数量、网络密度、平均管脚密度等参数，据此确定信号布线层数。规范给出了经验数据表：

Pin密度的定义为：板面积（平方英寸）/（板上管脚总数/14）。层数确定还要考虑可靠性要求、信号工作速度、制造成本和交货期。

布线层设置上，高速数字电路中电源与地层尽量靠在一起，中间不安排布线。所有布线层尽量靠近一平面层，优选地平面为走线隔离层。相邻布线层的信号线走向取垂直方向，减少层间电磁干扰。根据需要设计1到2个阻抗控制层，更多阻抗控制层需与PCB厂家协商。

线宽和线间距的设置要考虑板密度、信号电流强度、电路工作电压和可靠性要求。铜箔厚度35um、50um、70um在不同线宽下的载流量有对应表格可查。用铜皮作导线通过大电流时，铜箔宽度的载流量应参考表中数值降额50%去选择。1 OZ铜厚对应35um，2 OZ对应70um。

线间距还要考虑介电强度。输入150V到300V电源和300V到600V电源的最小空气间隙及爬电距离，规范分别给出了一次侧和二次侧的对应数据。这类安规间距在电源板设计中是硬约束，不能凭感觉画。

3.4 过孔与平面层分割

过线孔的最小孔径取决于板厚度，板厚孔径比应小于5到8。孔径优选系列为24、20、16、12、8 mil，对应焊盘直径40、35、28、25、20 mil。板厚3.0mm对应最小孔径24mil，1.0mm对应8mil。

盲孔连接表层和内层而不贯通整板，埋孔连接内层之间而在成品板表层不可见。应用盲孔和埋孔时应对PCB加工流程有充分认识，必要时与供应商协商。测试孔用于ICT测试，焊盘直径不小于25mil，测试孔之间中心距不小于50mil，不推荐用元件焊接孔作为测试孔。

平面层一般用于电源和地层。不同电源和地层需要分隔，电位差大于12V时分隔宽度为50mil，反之可选20到25mil。平面分隔要考虑高速信号回流路径的完整性，回流路径被破坏时应在其他布线层补偿，例如用接地铜箔将信号网络包围提供地回路。

4. 布线规则与工艺设计要求：从3W规则到ICT可测试性

布线阶段是把布局和约束变成实际铜箔走线的过程。规范在这一段列出了19条布线规则，加上工艺设计对ICT测试和标注的要求，构成了设计自检和评审的主要依据。这些规则不是理论推导，每一条背后都有对应的失效模式。

4.1 布线优先次序与关键信号处理

布线优先次序遵循两条原则：关键信号线优先，包括电源、模拟小信号、高速信号、时钟信号和同步信号；密度优先原则，从连接关系最复杂的器件着手，从连线最密集的区域开始布线。

时钟信号、高频信号、敏感信号等关键信号尽量提供专门的布线层，保证最小回路面积。必要时采取手工优先布线、屏蔽和加大安全间距等方法。电源层和地层之间EMC环境较差，避免布置对干扰敏感的信号。有阻抗控制要求的网络布置在阻抗控制层上。

自动布线在布线质量满足设计要求的情况下可以使用，但运行前要完成准备工作，包括定义布线规则和编写自动布线控制文件（do file）。软件在该文件控制下运行，比在图形界面逐条定义规则更可控。

4.2 布线规则中的关键条目

规范列出的规则里，以下几条在实际项目中出现频率最高：

地线回路规则。信号线与其回路构成的环面积尽可能小。地平面分割时要考虑地平面与重要信号走线的分布，防止地平面开槽带来的问题。双层板设计中，在为电源留下足够空间后，剩余部分用参考地填充，增加必要过孔将双面地信号有效连接。

3W规则。线中心间距不少于3倍线宽时，可保持70%的电场不互相干扰。要达到98%的电场不互相干扰，使用10W间距。

20H规则。电源层相对地层内缩20H（H为电源和地之间介质厚度），可将70%的电场限制在接地层边沿内；内缩100H可将98%的电场限制在内。

五-五规则。时钟频率到5MHz或脉冲上升时间小于5ns，PCB须采用多层板。出于成本考虑采用双层板时，最好将一面作为完整地平面层。

走线方向控制。相邻层走线方向成正交结构，避免不同信号线在相邻层走成同一方向。板结构限制难以避免时，考虑用地平面隔离各布线层。

开环检查。不允许出现一端浮空的布线，避免天线效应。

阻抗匹配检查。同一网络布线宽度保持一致，线宽变化造成特性阻抗不均匀，高速时产生反射。接插件引出线、BGA封装引出线等无法避免线宽变化的结构，尽量减少中间不一致部分的有效长度。

倒角规则。避免产生锐角和直角，减少不必要的辐射，工艺性能也更好。

孤立铜区控制。孤立铜区与别的信号相接或接地，有助于改善信号质量。

电源与地线层完整性。导通孔密集区域注意避免孔在电源和地层的挖空区域相互连接，形成对平面层的分割。

4.3 工艺设计要求与ICT可测试性

工艺设计的一般要求参考《印制电路CAD工艺设计规范》。功能板的ICT可测试要求包括：每个网络至少有一个可供测试探针接触的测试点；ICT测试点数目符合规范要求，在PCB焊接面，检测点可以是器件焊点或过孔；检测点焊盘尺寸最小24mil（0.6mm），两个单独测试点最小间距60mil（1.5mm）；需要ICT测试的单板，PCB对角上设计两个125mil的非金属化孔用于ICT测试定位。

PCB标注规范要求钻孔层标明精确外形尺寸，不能形成封闭尺寸标注；标明所有孔的尺寸和数量并注明孔是否金属化。这些标注直接关系到板厂能不能正确加工，标注不清轻则沟通成本增加，重则做错报废。

5. 设计评审与自检：交付前必须走完的检查清单

设计评审是PCB设计流程的最后一道关卡。规范定义了评审流程和自检项目，如果不需要组织评审组，设计者可以按自检项目逐条检查。这一章把自检项目拆成可操作的检查动作，并给出评审流程的推进方式。

5.1 评审流程与自检项目

设计完成后，由PCB设计者或产品硬件开发人员提出PCB设计质量评审，工作流程和评审方法参见《PCB设计评审规范》。如果不组织评审组，自行检查以下项目：

• 高频、高速、时钟及其他脆弱信号线，检查回路面积是否最小、是否远离干扰源、是否有多余过孔和绕线、是否有跨地层分割区
• 晶体、变压器、光耦、电源模块下面是否有信号线穿过，晶体下面尽量铺设接地铜皮
• 定位孔、定位件是否与结构图一致，ICT定位孔、SMT定位光标是否加上并符合工艺要求
• 器件序号是否按从左至右原则摆放，无丝印覆盖焊盘，丝印版本号符合版本升级规范
• 布线完成情况是否百分之百，是否有线头，是否有孤立铜皮
• 电源、地分割是否正确，单点共地是否处理
• 各层光绘选项、标注和光绘名是否正确，需拼板的只需钻孔层图纸标注
• 输出光绘文件后用CAM350检查确认光绘正确生成
• 填写PCB设计（归档）自检表，连同设计文件提交工艺设计人员做工艺审查
• 对工艺审查中发现的问题积极改进，确保单板可加工性、可生产性和可测试性

5.2 自检项目的操作细节

自检项目里，有几条容易被忽略但后果严重。晶体下面铺接地铜皮这一条，很多设计者知道但执行时忘记，晶体下方走线会引入噪声，导致时钟抖动。ICT定位孔和SMT定位光标漏加，产线工装做不出来，整批板子卡在测试环节。丝印覆盖焊盘会导致焊接不良，特别是小封装元件，丝印压到焊盘上锡膏印刷不均匀。

光绘输出后用CAM350检查是最后一道防线。光绘选项错误、标注错误、层名错误，这些问题在EDA工具里看不出来，只有导出光绘用CAM工具打开才能发现。我一般会逐层打开光绘文件，对照设计文件确认每层内容正确，特别是阻焊层和助焊层，这两层出错板厂直接按错误文件生产。

6. 验收与答辩：怎么证明这套规范在你的项目里跑通了

验收和答辩不是把规范目录念一遍，而是用证据说明这套流程在你的项目里实际运行过。评委或主管最关心的三个问题：你的设计输入是否完整、设计过程是否有约束、设计输出是否经过检查。回答这三个问题，需要拿出对应的记录和文件。

6.1 验收材料清单

按规范流程走完一个项目，至少应产出以下材料：

答辩时不要只展示最终的PCB截图，把设计记录表、自检表、CAM350检查记录一起拿出来。这些过程文件比最终版图更能说明你按规范执行了。

6.2 答辩中容易被追问的点

根据经验，答辩或评审中高频追问集中在几个地方。层数选择依据是什么，需要能说出Pin密度计算过程和经验数据表的对应关系。线宽和间距怎么定的，需要能说出电流大小、铜厚、降额比例和安规间距要求。关键信号处理措施，需要能指出哪些网络做了阻抗控制、匹配电阻放在哪里、为什么这样放。ICT测试点怎么布的，需要能说出测试点数量、间距、定位孔位置。

如果被问到“为什么不用自动布线”，回答思路是：自动布线在满足设计要求时可以使用，但运行前要定义布线规则和do file，关键信号仍建议手工优先布线。这个回答既承认工具效率，也说明关键路径的人工控制。

6.3 一个具体技巧：用自检表反向驱动设计

我带项目时习惯把自检表提前到布局阶段就开始用。具体做法是把7.2节的自检项目做成一张检查表，布局完成时先过一遍和布局相关的条目，布线完成时再过一遍和布线相关的条目，光绘输出前过全部条目。这样自检不是最后一次性检查，而是分散到每个阶段，问题发现得早，修改成本低。

从那以后我每次做PCB设计，都会在布局阶段就把自检表打开，逐条对照当前设计状态，而不是等到最后才翻出来看。这个习惯帮我省掉了不少返工时间。希望帮到你。

本文还有配套的精品资源，点击获取