STM32 SPI隔离实战：基于MAX14431BAEE+的工业通信链路设计

两年前我在调试一台变频器驱动板时遇到了一个极度典型的现场问题：电机刚启动，主板就周期性复位，示波器拉到 SPI 总线上看，时钟沿上全是毛刺，两块板卡之间的 GND 电势差直接跳到了 0.8V 以上。那次之后，只要是跨板、跨机箱传输 SPI，我基本默认加隔离，不再抱有侥幸心态。这篇文章就是基于这个背景，完整记录用 MAX14431BAEE+ 给 STM32F207ZG 的 SPI 通信链路做隔离的方案，包括芯片规格拆解、硬件接线、电源处理、固件配置、调试方法和踩坑经验。适合正在做电机驱动、PLC 模块、传感器采集箱、或者任何“单片机在强电设备旁边工作”场景的嵌入式工程师参考。

1. 为什么工业设备里的 SPI 要隔离：从三个现场问题说起

很多工程师第一次接触“SPI 隔离”时，第一反应是“没有必要”。毕竟 SPI 本来就是板级通信，距离短、速度快，芯片和芯片放在同一块 PCB 上，哪来的隔离需求？但实际现场远比实验室复杂，我见过并且处理过的问题至少有三种，每一种都能让工程师在项目尾期焦头烂额。

1.1 电机一启动，主控板直接复位

这是最典型的共地干扰问题。变频器、伺服驱动器、无刷电机控制器这类设备里，功率级和信号级常常共用同一个直流母线，驱动 IGBT/MOSFET 的开关瞬态会在母线寄生电感上产生极高的 dv/dt。本来共地设计可以把干扰压在一定范围内，但工程上不可能完全做到理想零阻抗。地线上的噪声会通过 SPI 接口的参考地进入主控芯片，导致 STM32F207ZG 内部复位电路误触发，或者 SPI 外设状态机跑飞。

隔离 SPI 链路之后，主控侧地和功率侧地完全断开，功率侧的地噪声再大也传不进主控侧。这一步调整之后，复位问题基本消失。

1.2 传感器长线传输，从机寄存器被无端改写

工业现场经常遇到传感器模块距离主控板 1~2 米的场景。SPI 本身不是为长线设计的，信号完整性问题会随着线长快速恶化。更麻烦的是，如果传感器模块由独立供电电源供电，而主控板用另一路电源，两者之间可能存在几十毫伏甚至几百毫伏的电位差。这个电位差会让 SPI 信号线上的逻辑电平产生偏移——主机发出的 3.3V 高电平，到从机端可能只剩 2.5V，噪声容限被严重压缩。

我当时遇到的现象是：SPI 链路平时读写正常，但现场一旦有变频器启动，从机的状态寄存器偶尔会被写成异常值。用了隔离器之后，两侧地电位被彻底分开，这个问题就不再出现——因为隔离器内部传输的是脉冲编码信号，而不是原始电平信号。

1.3 隔离的等级：我要隔掉的是地环路还是传导噪声

隔离等级这个概念容易被混淆。我一般按三层去理解：

• 第一层：隔离地环路。两侧电源完全独立，防止电位差和地环流。绝大多数 SPI 隔离需求都属于这一层。
• 第二层：隔离高压瞬态。比如 IEC 61000-4-2 静电放电、IEC 61000-4-4 电快速瞬变脉冲群，隔离器需要有足够的浪涌耐压能力。
• 第三层：隔离危险电压。比如医疗设备、高压电源模块中，隔离器需要满足安全规范，爬电距离和耐压都有硬性标准。

MAX14431BAEE+ 这一档器件主要解决第一层和第二层问题，必要时也能满足一定的基础安规要求，但如果你要做医疗级或铁路级隔离，需要单独查对应的认证报告，不能仅凭芯片手册上的隔离电压值下结论。

2. MAX14431BAEE+ 的规格细节：它到底隔了什么

MAX14431BAEE+ 是 Maxim（现为 ADI 旗下）面向 SPI 应用设计的数字隔离器系列之一，不是通用四通道隔离芯片硬凑出来的方案。它在内部针对 SPI 信号特征做了优化，这一点在选型时很重要。

2.1 核心参数一览

我整理了自己在选型时最关注的几个参数，直接放表格里：

这里要特别说明的一点是：SPI 是同步通信，时钟信号和数据信号必须保持严格的相位关系。通用数字隔离器虽然也能传输 SPI，但各通道之间的传播延迟偏差如果太大，高速时钟下会出现数据采样错位。MAX14431BAEE+ 这类专用 SPI 隔离器把 SCLK、MOSI、MISO 之间的通道延迟一致性做得好很多，这才是选它的核心原因。

2.2 和光耦隔离方案比，数字隔离器赢在哪里

早期工程师做 SPI 隔离，最常见的手段就是上光耦，比如 6N137 之类的高速光耦。这个方案不是不能用，但有几个痛点：

第一，光耦需要驱动电流，LED 侧一般要 5~10mA，由单片机 I/O 直接驱动往往电流裕量不足，要加驱动电路，外围大量增加。

第二，光耦的传播延迟分散性大，同一批次不同通道之间都可能偏差几纳秒到十几纳秒，而 SPI 的 MISO 数据要和 SCLK 严格对齐，延迟偏差大了就直接导致通信失败。

第三，光耦是单通道器件，一路 SPI 至少 3 根信号线（MOSI、MISO、SCLK），加上片选就是 4 路，意味着至少 4 颗光耦再加配套电阻，PCB 面积和成本都不划算。

MAX14431BAEE+ 这种专用隔离器把多通道封装在一起，通道间延迟一致性由半导体工艺保证，还省去了 LED 驱动电路。做四线 SPI 隔离只需要一颗芯片，板上走线简洁很多，现场维护也方便。

2.3 时序计算：为什么能跑高速 SPI 却只取 7.5Mbps

很多工程师选隔离器时只看“最高速率”，然后按最高速率设计时钟，这是典型的误区。SPI 隔离链路中的实际通信速率要结合隔离器传播延迟、从机时序要求、PCB 走线长度来整体核算。

STM32F207ZG 的 SPI 外设在主模式全双工通信时，主机采样 MISO 数据的时刻由 SPI 模式决定。以常用的 SPI Mode 0（CPOL=0、CPHA=0）为例，数据在 SCLK 的第一个边沿被采样，对应的就是时钟上升沿。从机端输出 MISO 时，数据要经过隔离器传播延迟才能到达主机采样端。

做一个最简单的估算：假设系统时钟配置为 120MHz，APB1 外设时钟 30MHz，SPI3 使用 4 分频，得到 7.5MHz 的 SCLK。半周期时间为 1 / (2 × 7.5MHz) ≈ 66.7ns。隔离器最大传播延迟按 45ns 留余量，再加上 PCB 走线延迟和从机内部输出延迟，总延迟约 60~70ns。这个数值已经逼近半周期，如果你的从机本身时序要求严格，通信就可能不稳定。

所以我的习惯做法是：隔离 SPI 链路的时钟频率控制在 7.5MHz 以下，用 7.5MHz 或 3.75MHz。牺牲一点标称速率，换取整个系统的时序裕量。工业设备里的 SPI 链路极少需要跑满 10MHz 以上，绝大多数传感器、ADC、Flash 芯片在 7.5MHz 下都能正常工作。

实际项目中我用 STM32F207ZG + MAX14431BAEE+ 驱动一个外部 ADC，SPI 时钟配成 7.5MHz，24 小时连续采样没有出现一次 CRC 校验错误。速度不是隔离方案的瓶颈，稳定才是。

3. 硬件连接：STM32F207ZG 与 MAX14431BAEE+ 的接线和电源设计

芯片选型定了，接下来就是画板子。SPI 隔离的硬件设计核心有三个：信号引脚映射、电源域构建、PCB 布局与爬电距离。这三个环节一个都不能省，否则芯片性能再好也会被外围电路拖垮。

3.1 信号连线设计

STM32F207ZG 有多个 SPI 外设，我这次选用 SPI3，因为它挂在 APB1 总线上，引脚分配灵活，不占用 APB2 高速外设资源。具体引脚映射如下：

这个映射关系可以根据实际 PCB 布局调整，但一般建议 SCLK 和 MOSI 不要离得太远，减少隔离器到主控之间的走线长度差，降低时序偏差风险。MISO 因为是主机输入方向，对时序更敏感，走线尽量短且远离功率器件。

MAX14431BAEE+ 的另一侧就接目标从机设备：从机 SCLK 接隔离器 SCLK 输出，从机 MOSI 对应隔离器数据正向输出，从机 MISO 则连接隔离器反向输出通道。如果你用的从机是 SPI Flash、ADC、DAC 这类标准从设备，这个连接方式通用。

3.2 电源域设计：隔离电源不是随便加个 DC-DC 就完事

隔离电源是很多新手最容易翻车的地方。MAX14431BAEE+ 隔离的是信号，但芯片本身工作需要两侧独立的电源：VDD1 供主控侧，VDD2 供从机侧。如果你直接在两侧用同一个电源，那么隔离器的地环路隔离效果就等于零。

最稳妥的做法是使用隔离 DC-DC 模块，比如 B0505S、IB0505S 这类小功率隔离电源模块，输入 5V，输出 5V，隔离耐压 3kV DC 以上。让隔离电源模块负责给 MAX14431BAEE+ 的从机侧供电，同时也给从机芯片供电。

我推荐的电源拓扑是：

• 主控侧：板载 3.3V 稳压输出，直接接到 MAX14431BAEE+ 的 VDD1。这个电源域就是 STM32F207ZG 的主电源域。
• 从机侧：从主控侧取一路 5V，经过隔离 DC-DC 模块隔离输出到 VISO，再用一个低压差 LDO 把 VISO 降到 3.3V，给 VDD2 和从机芯片供电。

为什么要再加一级 LDO？因为隔离 DC-DC 模块的输出纹波通常比线性稳压大，而 SPI 从机芯片对电源噪声有一定容忍度但不高，尤其混合信号芯片更敏感。LDO 可以把纹波压下去。如果需要节省面积，也可以直接选高质量的隔离 DC-DC 模块并加足够容量的滤波电容，但 LDO 方案最稳妥，不需要太依赖模块性能。

电源端的去耦电容不要省。MAX14431BAEE+ 每个供电引脚都放 0.1μF 陶瓷电容，再并一个 1μF~10μF 的钽电容或大容量陶瓷电容。摆放位置要紧贴芯片电源引脚，不要隔太远，否则高频噪声还是进得去。

3.3 PCB 布局与爬电距离：不是放颗隔离器就万事大吉

隔离器的作用是隔断电气连接，但如果 PCB 上的铜箔在隔离器附近“偷偷”连上了，或者爬电距离不足，那隔离效果就打了折扣。

我画板时遵循以下几条规则，实测对通过 EMC 测试非常有帮助：

第一，隔离器下方的 PCB 区域要挖空。在 MAX14431BAEE+ 的封装正下方，把两层板之间的所有铜箔去掉，只保留连接引脚所需的焊盘区域。这样做能切断两侧地平面之间潜在的泄漏路径。

第二，两侧电源的地平面要明确分开。主控侧地（GND1）和从机侧地（GND2）在隔离器下方以及周围要有足够的挖空间隔，最小间隔我一般按 2mm 以上控制，直接画在 PCB 设计中。如果空间允许，挖到 3~4mm 更好。

第三，信号走线尽量避免在隔离器下方交叉。隔离器的两侧信号线不要绕到对方那一侧去，比如 SCLK 信号不能走线穿过 GND2 区域再绕回来。这样容易形成寄生电容耦合，把隔离效果削弱。

第四，隔离 DC-DC 模块的位置要尽量靠近从机侧电源引脚，但它的开关节点本身是噪声源，不要贴近 MISO 信号走线。我踩过一次坑：隔离电源模块离 MISO 线太近，导致 SPI 波形上有周期性噪声尖峰，后来移动走线才解决。

3.4 硬件片选和软件片选的选择

SPI 链路中片选信号 CS 是另一个容易忽略的细节。STM32F207ZG 的 SPI 外设支持两种片选方式：硬件 NSS 和软件控制 GPIO。

在隔离链路这个场景，我强烈建议用软件片选，也就是用普通 GPIO 控制片选引脚，而不是让 SPI 外设自动管理 NSS。

原因有两点：其一，隔离链路中从机侧可能有多个设备，需要片选信号灵活切换，硬件 NSS 通常只服务一个固定通道，适应性差。其二，硬件 NSS 在芯片休眠或 SPI 外设重配置时电平状态容易不确定，如果隔离器输入端出现悬空或不确定状态，输出端可能产生毛刺误触发从机。

软件片选的典型处理是：把片选 GPIO 拉高作为默认状态，SPI 启动前拉低，SPI 传输结束后再拉高。加一点延时保证从机有足够的片选建立时间。代码层面很简单，但能避免很多奇怪的现象。

4. STM32F207ZG 端固件实现：隔离链路稳定的关键代码

硬件搭建完成之后，固件配置对链路稳定性影响很大。STM32F207ZG 的 SPI 外设配置本身不复杂，但针对隔离器的特点，需要注意时序参数、传输模式、错误处理这几个方面。

4.1 用 HAL 库配置 SPI3 面向隔离器

我使用 STM32CubeMX 初始化工程，SPI3 配置为主模式、8 位数据、MSB 先行、SPI Mode 0。关键参数如下：

SPI_HandleTypeDef hspi3; hspi3.Instance = SPI3; hspi3.Init.Mode = SPI_MODE_MASTER; hspi3.Init.Direction = SPI_DIRECTION_2LINES; hspi3.Init.DataSize = SPI_DATASIZE_8BIT; hspi3.Init.CLKPolarity = SPI_POLARITY_LOW; hspi3.Init.CLKPhase = SPI_PHASE_1EDGE; hspi3.Init.NSS = SPI_NSS_SOFT; hspi3.Init.BaudRatePrescaler = SPI_BAUDRATEPRESCALER_4; hspi3.Init.FirstBit = SPI_FIRSTBIT_MSB; hspi3.Init.TIMode = SPI_TIMODE_DISABLE; hspi3.Init.CRCCalculation = SPI_CRCCALCULATION_DISABLE; hspi3.Init.CRCPolynomial = 10; HAL_SPI_Init(&hspi3);

如果你的系统时钟和我的配置不同，需要调整 BaudRatePrescaler。我在 F207ZG 上把 APB1 配为 30MHz，4 分频后得到 7.5MHz SCLK。如果主频更高，用 8 分频压到 8MHz 以下即可。

需要强调的一点是，SPI Mode 0 是默认推荐，但如果你的从机设备要求其他模式，比如 Mode 1 或 Mode 3，隔离器本身不会改变模式，只需要把 CPOL 和 CPHA 对应调整。大多数 SPI Flash 和 ADC 支持 Mode 0 和 Mode 3，我在项目里统一用 Mode 0，简化软件配置。

4.2 DMA 传输与中断选择

SPI 采集类任务往往要求连续传输多字节数据。如果全部用阻塞式 HAL_SPI_TransmitReceive，CPU 会被 SPI 占住，导致其他实时任务响应变慢。隔离链路本身不要求特殊处理，但为了系统整体性能，建议在数据量超过 16 字节时切换到 DMA 模式。

DMA 配置的核心是分配 SPI3 的接收和发送 DMA 通道。在 STM32F207ZG 上，SPI3_RX 和 SPI3_TX 各需要一条 DMA 通道。CubeMX 里可以自动分配，我通常手动确认，把它配到 DMA1 或 DMA2 上，保证不和串口、ADC 的 DMA 通道冲突。

static void MX_DMA_Init(void) { __HAL_RCC_DMA1_CLK_ENABLE(); HAL_NVIC_SetPriority(DMA1_Stream0_IRQn, 5, 0); HAL_NVIC_EnableIRQ(DMA1_Stream0_IRQn); HAL_NVIC_SetPriority(DMA1_Stream3_IRQn, 5, 0); HAL_NVIC_EnableIRQ(DMA1_Stream3_IRQn); }

在传输回调里做数据处理，实时性会比阻塞调用更好。DMA 完成中断里只需要置标志位，主循环里再处理数据，避免在中断里做耗时计算。

4.3 可靠性增强：CRC、超时和状态机

隔离链路最大的潜在问题不是带宽，而是“不知道传输是否成功”。工业现场有强干扰时，即使隔离器已经挡住了大部分传导噪声，也不能保证万无一失。我的做法是在应用层加两层保险。

第一层保险是数据格式里带 CRC。SPI 外设本身有硬件 CRC 功能，但对固定长度通信块更好用的是软件 CRC。我推荐使用 CRC-8 或 CRC-16，在通信帧末尾附加校验字节。从机收到完整帧之后计算 CRC，回传结果，主机比对。虽然增加了少量传输时间，但能换来极强的错误检出能力。

第二层保险是超时机制。SPI 传输是主从同步的，如果从机侧的隔离器电源故障，或者从机挂死，主机可能会一直等不到有效数据。用 HAL 的阻塞调用时，可以配合超时参数：

uint8_t txData[8]; uint8_t rxData[8]; HAL_StatusTypeDef status = HAL_SPI_TransmitReceive(&hspi3, txData, rxData, 8, 50); if (status != HAL_OK) { Error_Handler(); }

这里的 50ms 超时时间远大于正常传输耗时，如果代码卡在这里，说明链路异常，可以触发重传或错误上报。对于 DMA 模式，可以用定时器辅助做超时检测，DMA 未完成时如果超时中断触发，就调用 HAL_SPI_DMAStop 停止本次传输并复位状态。

4.4 从机侧注意片选时序

软件片选时序要在固件里严格处理。我的推荐操作顺序是：先拉低 CS 引脚，延时至少 1μs，再发起 SPI 传输，传输完成后拉高 CS，再延时至少 1μs。这个延时看似多余，但对很多 SPI 从机是关键参数——片选建立时间不足会导致从机内部状态机出错。

void SPI_WriteFrame(uint8_t *data, uint16_t len) { HAL_GPIO_WritePin(SPI3_CS_GPIO_Port, SPI3_CS_Pin, GPIO_PIN_RESET); HAL_Delay(1); HAL_SPI_Transmit(&hspi3, data, len, 50); HAL_GPIO_WritePin(SPI3_CS_GPIO_Port, SPI3_CS_Pin, GPIO_PIN_SET); HAL_Delay(1); }

这里 HAL_Delay(1) 是 1ms，对大多数从机来说已经足够宽裕。如果对实时性要求高，可以改成微秒级延时函数，但不建议省掉片选建立时间。

5. 调试与验证：搭建测试环境时我踩过的坑

硬件画好后，最激动人心的环节就是上电测试。但 SPI 隔离链路调试有几个藏在细节里的坑，我按实际排除顺序写下来。

5.1 示波器测量：隔离后的 SPI 波形怎么看

调试隔离 SPI 链路，示波器探头一定要分成两侧分别测量。我见过很多新手把示波器探头地夹夹在主控侧地，然后去测量从机侧信号，结果测出来的波形全是干扰，根本分辨不出真实状态。

正确做法是：

• 测量 STM32F207ZG 输出的 SCLK、MOSI 时，探头地夹接 GND1，这是主控侧信号完整性。
• 测量 MAX14431BAEE+ 输出到从机的 SCLK、MOSI 时，探头地夹接 GND2，这是隔离输出侧信号完整性。
• 不要跨地测量。如果需要比较两侧波形，使用示波器的两个独立通道，分别接各自的地参考，或者使用差分探头。

我实测的波形经验是：隔离器输出侧信号比输入侧有大约 30~40ns 的延迟，这个延迟在低频时很难观察出来，但把 SCLK 频率提到 15MHz 以上就能明显看到 MISO 建立时间不足的迹象。这个现象是正常的，说明时序预算确实需要按隔离器参数来核算，而不是盲目提频。

5.2 回环测试：判断链路是否完好的最快方法

要验证链路整体是否正常，最实用的是回环测试。方法很简单：把 STM32F207ZG 的 MOSI 输出和 MISO 输入在从机侧短接，然后主机发送一串已知数据，读取 MISO，比对两边数据是否一致。

但这里要注意：在隔离链路中，回环点应该放在 MAX14431BAEE+ 的从机侧输出端，而不是在主控侧。这样隔离器两侧链路都覆盖到了。具体做法是把从机侧的 MOSI 引脚和 MISO 引脚用跳线短接，然后运行测试代码：

uint8_t txBuffer[32]; uint8_t rxBuffer[32]; for (uint8_t i = 0; i < 32; i++) { txBuffer[i] = (uint8_t)(i + 0x5A); } HAL_SPI_TransmitReceive(&hspi3, txBuffer, rxBuffer, 32, 50); for (uint8_t i = 0; i < 32; i++) { if (txBuffer[i] != rxBuffer[i]) { Error_Handler(); } }

回环测试通过，说明信号链路、电源、时序基本没有问题。之后再接上真实从机，再做一次真实读写验证。如果回环测试失败，优先排查硬件接线和电源，不要先怀疑固件。

5.3 常见故障模式一：从机侧电源上电顺序导致乱码

MAX14431BAEE+ 两侧供电是可以独立的，但上电顺序不一致时，输出端可能有一段不确定状态。比如主控侧 VDD1 先上电，从机侧 VDD2 还没上电，此时隔离器输出端可能短暂输出无效电平，如果此时主控正在初始化 SPI 并拉低片选，从机侧可能接收到乱码指令。

解决办法有两种：一种是在硬件上保证隔离器输出侧有默认状态，例如 CS 信号输出加一个弱下拉电阻，让片选在隔离器未就绪时保持高电平，从机不被误触发。另一种是在软件上等从机侧电源稳定后再初始化 SPI 和释放片选，比如主控启动后延时 100ms，再配置 GPIO 拉高片选，之后再进入正常通信流程。

5.4 常见故障模式二：SPI 总线空闲时波形乱跳

如果上电后测量 SPI 总线发现，即使没有数据发送，SCLK 或 MOSI 上也有无规律的脉冲，优先检查隔离器输入侧是否有悬空引脚。SPI 片选如果不接或弱驱动，在某些主控初始化阶段会呈现高阻状态，悬空引脚感应噪声，经过隔离器输出后就会出现乱跳。

解决办法是让主控在上电第一时间就把所有 SPI 相关 GPIO 配置为输出模式，并设置确定电平。片选输出高电平，SCLK 输出低电平，MOSI 输出低电平或高电平取决于从机空闲要求。HAL 库的 GPIO 初始化代码里显式设置输出默认值，不要依赖外设复位后的默认状态。

5.5 长时间运行的稳定性检查方法

工业设备的通信稳定性要看长时间运行数据，不能只看几分钟。我习惯用一个简单的计数器：主控周期性读取从机的状态寄存器，连续读取 1 万次，记录 failures 数量。同时在从机侧加一个累计错误计数，一旦出现 CRC 错误或片选异常就递增，上位机读取两个数值对比。

如果长时间测试有零星错误，优先检查隔离器两侧电源纹波，用示波器 AC 耦合看 VDD2 上的纹波，如果超过 50mV，说明隔离电源模块滤波不足，加大电容或换模块。如果纹波正常，再检查 SPI 时钟是否过高，降到 3.75MHz 再跑一轮，往往能定位问题来自时序余量还是电源噪声。

6. 我的经验结论：几个可以“抄作业”的设计清单

这部分不写长篇大论，就总结我在实际项目中最常向同事强调的几条经验。这些内容来自真实的测试和现场问题，不是从数据手册里抄来的理想值。

• 隔离 SPI 的时钟频率，优先从 7.5MHz 起步，稳定后再说提速。不要为了标称速率硬拉高频，工业设备里 99% 的 SPI 从机在 7.5MHz 下都跑得动。
• MAX14431BAEE+ 的两侧电源必须独立，信号隔离但电源不隔离等于白做。从机侧电源用隔离 DC-DC 加 LDO 的组合最稳。
• PCB 上隔离器下方挖空、两侧地平面分隔留足间距，这些不是可选项，而是通过 EMC 认证的前提条件。
• 片选信号用普通 GPIO 软件控制，不要迷信硬件 NSS。软件片选在隔离链路里更灵活，也更容易排查问题。
• 所有 SPI 通信帧加 CRC，哪怕只保护固定长度寄存器读写。CRC 开销很小，但能在现场帮你省掉大量排查时间。
• 示波器测量时，两侧信号必须分别参考各自的地，跨地测量只会看到一片噪声，然后误判链路有问题。
• 上电瞬间从机侧输出不确定状态是正常现象，但要在硬件和软件两端都做保护，否则就会出现“上电后偶发乱码”这类难查的问题。

最后分享一个小技巧：我在公司内部的测试规范里固定了“隔离 SPI 链路 12 小时老化测试”流程——额定负载运行 12 小时，每小时统计一次错误计数，并记录板上关键点温度。这个流程帮我提前发现过电源模块高温降额的问题。如果你在做的项目对可靠性要求高，这个测试流程可以直接照搬。隔离器件本身很可靠，会出问题的往往是外围电源、PCB 布局和时序余量，抓住这三项，隔离 SPI 链路就能长期稳定运行。