STM32与AD9850的DDS信号发生器设计：时序、扫频与串口控制

简介：面向嵌入式初学者与电子竞赛选手的STM32+AD9850 DDS波形发生器实践资料，基于正点原子精英板（STM32F103）驱动AD9850频率合成芯片，可用于正弦、方波、锯齿波等常见波形的生成与调频实验，适合课程设计、信号处理教学与通信系统入门演练。压缩包共200个文件，约5.34MB，以c源文件、h头文件、o目标文件与crf编译中间文件为主，另含Keil工程（uvprojx/uvoptx）、hex烧录文件、map与lst链接清单及少量htm说明页，覆盖外设驱动、定时器、LCD显示等模块，工程可直接编译下载验证。已有3403人学习下载。资源保留了完整工程结构与编译产物，读者可对照GPIO配置、定时器时序与串行通信协议，理解STM32控制AD9850写入频率控制字的流程，并借助map/lst定位链接与内存占用，适合边改边调试地复现波形输出，快速搭建自己的DDS信号源。

1. 一块STM32精英板加一片AD9850：这个方案要解决什么问题

做滤波器幅频特性测试、传感器激励或者通信课设的载波源，都绕不开一台频率可调的信号发生器。实验室的台式设备不一定轮得到你用，而一块STM32精英板加一片AD9850 DDS模块，成本不高，正好能补上这个缺口。这套方案做的事情很具体：用STM32F103ZET6精英板做控制核心，通过三线串行口把40位控制字写进AD9850，让它在直流到40MHz范围内输出可程控的正弦波和方波，再配上按键、OLED和串口协议，做成一台既能独立工作、也能被上位机远程调频的小信号源。它适合正在做测控、通信、电子类课设或毕设，需要在方案里体现“主控+专用芯片+人机交互”完整链路的同学，也适合刚接触DDS、想把时序和频率字真正搞明白的硬件初学者。

2. 需求拆解与总体方案：从指标到引脚的一张连接图

2.1 先把信号源的四项指标定下来

需求阶段最怕一句话需求——“做个信号发生器”。这种描述没法验收，也没法选型。我一般会把指标拆成四组，每组都写成可以拿仪器测的形式。

第一组是频率范围与分辨率。AD9850内部是32位频率累加器，板载125MHz有源晶振时，频率分辨率等于 125000000 / 2³²，约0.0291Hz。也就是说理论上你可以设定1.0000000Hz这种级别的频率，虽然晶振本身的准确度远达不到这个量级，但分辨率给足了。输出上限方面，数据手册标称最高为系统时钟的一半，实际工程里正弦波做到40MHz以内质量才比较可控，再往上谐波和镜像会明显变差。课设场景通常只需要几赫兹到几兆赫兹，所以方案里我会把可用区间写成0～40MHz，验收区间定在1Hz～10MHz，既留了余量，又不会给自己找麻烦。

第二组是准确度与稳定度。这一项完全由晶振决定，跟代码写得好不好没关系。普通有源晶振的精度在几十ppm量级，设定10kHz时实际可能偏零点几赫兹。所以验收标准不能写成“误差为零”，而要写成“相对误差优于晶振精度+频率字量化误差之和”，通常取0.1%作为合格线。这个数字后面答辩的时候能救你一命，因为老师一定会问“你的频率准不准”。

第三组是输出幅度与谐波。AD9850的电流输出型DAC需要外接负载电阻转成电压，模块一般已经做了。空载测出来的幅度和接50Ω负载测出来能差一倍，验收时必须写清楚测试条件。谐波方面，DDS的杂散主要来自相位截断和DAC量化，最典型的是时钟频率减去输出频率处的镜像分量，靠低通滤波器压下去。

第四组是控制方式。本地按键能改频率、能设步进、能启停扫频；串口能被上位机设定任意频率。这两条决定了后面人机交互和协议的设计量。

2.2 系统结构：五个部分各管一段信号链

整个系统按信号链拆成五块，每块职责单一，出问题时也容易定位。

低通滤波器这一块值得单独说。如果方案只做到1MHz输出，滤波器截止频率取2MHz左右，用五阶巴特沃斯或切比雪夫都行；如果目标做到10MHz，截止频率就得放到15MHz，同时要注意滤波器的插入损耗，别把幅度压得太低导致后面测不出来。我一般会在方案里把“最高输出频率”和“滤波器截止频率”写成一对参数，改一个必须改另一个，否则验收数据会出现莫名其妙的凹陷。

2.3 引脚连接与三个容易忽略的约定

AD9850支持并行和串行两种写入方式。并行要占8根数据线加控制线，对精英板来说引脚够，但接线乱、占用IO多；串行只用一根数据线加两根时钟线，代价是写入速度慢一点。40位数据在几十微秒内写完，对信号源这种更新率要求不高的场景完全够用，所以方案选串行。

第一个约定是电平。AD9850数字输入的高电平门限在2.0V左右，STM32的3.3V推挽输出可以直接驱动，不需要电平转换，但GPIO必须配成推挽输出而不是开漏，开漏加上拉电阻上升沿会变缓，时序容易出问题。

第二个约定是时钟。频率字计算的除数必须和板上实际晶振一致。市面上同款模块有125MHz和100MHz两种版本，外观几乎一样，丝印也不一定清楚。我吃过这个亏：代码按125MHz写，实际板子是100MHz，输出频率整体偏了25%，示波器一测就露馅。所以方案里把系统时钟做成宏，上电先自检。

第三个约定是D0～D6。串行模式下这七根线不参与传输，但也不能随手接到别的信号上。稳妥做法是把它们接到固定电平，模块出厂一般已处理，自己搭电路时要确认，否则并行口残留的跳变可能干扰内部逻辑。

3. AD9850驱动实现：40位时序与频率字换算

3.1 把40位控制字拆开看

AD9850每次更新需要写入40位，这40位不是随便排的，顺序错了频率就不对。从低位到高位依次是：32位频率控制字、5位相位控制字、2位控制位、1位保留位。相位控制的分辨率是360/32，即11.25度，做普通正弦输出时填0就行；两位控制位用于掉电和特殊模式，正常输出填0；保留位同样填0。

时序上有三个动作要分清。W_CLK的每一个上升沿把当前数据线上的一位推进内部移位寄存器，40个上升沿凑齐一帧；FQ_UD的上升沿把移位寄存器里的内容搬到频率累加器，新频率在这一刻才真正生效；RESET拉高再拉低是清空内部状态，上电初始化时用一次。很多新手写完40位发现频率不变，八成是忘了给FQ_UD一个上升沿，或者给完没有拉低，导致下一次更新时沿检测不到。

还有一个细节：AD9850串行口是低位先入。也就是说你先把频率字的最低位放到D7上，再给W_CLK上升沿，然后依次送高位。代码里用移位加取最低位的方式最直观，不容易搞反。

3.2 频率字换算：一个除法决定全部精度

频率字的计算公式是：

频率字 = 目标频率 × 2³² / 系统时钟频率

系统时钟125MHz时，2³² / 125000000 约等于34.3597，也就是说每1Hz对应约34.36个频率字。反算实际输出频率时用 频率字 × 125000000 / 2³²。

这里有两个边界要处理。目标频率为负或者超过上限时，必须钳位，否则强制类型转换会得到莫名其妙的巨大数值，输出直接跑到高频段。浮点运算在STM32F103上没有硬件FPU，是软件模拟的，一次双精度除法大概几十微秒，放在主循环里无所谓，但绝不能放进高频中断。我的做法是：设定频率时算一次，把结果存成32位整数，中断里只做整数加减。

精度损失主要来自三处：频率字取整带来的量化误差，最坏半个字，约0.015Hz；晶振本身的频率偏差，几十ppm；以及浮点运算的舍入。第三项在双精度下可以忽略，前两项才是验收时要写进报告的内容。

3.3 STM32端的GPIO驱动代码

先看引脚宏和初始化。宏定义集中放在头文件里，换板子只改这一处。

/* ad9850.h —— 引脚映射集中管理，换板只改这里 */ #define AD9850_PORT GPIOB #define AD9850_DATA_PIN GPIO_Pin_0 /* 接模块 D7 */ #define AD9850_WCLK_PIN GPIO_Pin_1 /* 接模块 W_CLK */ #define AD9850_FQUD_PIN GPIO_Pin_2 /* 接模块 FQ_UD */ #define AD9850_RST_PIN GPIO_Pin_3 /* 接模块 RESET */ #define AD9850_DATA_HIGH GPIO_SetBits(AD9850_PORT, AD9850_DATA_PIN) #define AD9850_DATA_LOW GPIO_ResetBits(AD9850_PORT, AD9850_DATA_PIN) #define AD9850_WCLK_HIGH GPIO_SetBits(AD9850_PORT, AD9850_WCLK_PIN) #define AD9850_WCLK_LOW GPIO_ResetBits(AD9850_PORT, AD9850_WCLK_PIN) #define AD9850_FQUD_HIGH GPIO_SetBits(AD9850_PORT, AD9850_FQUD_PIN) #define AD9850_FQUD_LOW GPIO_ResetBits(AD9850_PORT, AD9850_FQUD_PIN) #define AD9850_RST_HIGH GPIO_SetBits(AD9850_PORT, AD9850_RST_PIN) #define AD9850_RST_LOW GPIO_ResetBits(AD9850_PORT, AD9850_RST_PIN)

宏用SetBits/ResetBits而不是直接操作ODR寄存器，可读性好，编译出来也是单条指令，速度上没有损失。数据线、时钟线、更新线、复位线一共四根，全部配成推挽输出、50MHz速度档，这是F103上输出翻转最快的一档。

初始化函数负责上电复位和清空移位寄存器：

void AD9850_Init(void) { GPIO_InitTypeDef gpio; RCC_APB2PeriphClockCmd(RCC_APB2Periph_GPIOB, ENABLE); gpio.GPIO_Mode = GPIO_Mode_Out_PP; /* 必须是推挽，开漏上升沿太慢 */ gpio.GPIO_Speed = GPIO_Speed_50MHz; gpio.GPIO_Pin = AD9850_DATA_PIN | AD9850_WCLK_PIN | AD9850_FQUD_PIN | AD9850_RST_PIN; GPIO_Init(AD9850_PORT, &gpio); AD9850_WCLK_LOW; AD9850_FQUD_LOW; AD9850_RST_HIGH; /* 复位脉宽只需几个时钟周期，10us 足够宽裕 */ delay_us(10); AD9850_RST_LOW; delay_us(10); AD9850_WriteRaw(0, 0, 0); /* 先写一帧全 0，把内部寄存器清干净 */ }

复位脉宽的要求其实很宽松，数据手册只要求大于几个时钟周期，这里给10微秒是为了兼容不同批次的模块。写完复位后补一帧全0，目的是把可能残留的移位寄存器内容冲掉，避免上电第一次设定频率时出现半帧错位。

核心的40位写入函数如下：

/* freqWord: 32位频率字; phase: 5位相位; ctrl: 2位控制位 */ static void AD9850_WriteRaw(uint32_t freqWord, uint8_t phase, uint8_t ctrl) { uint64_t buf = ((uint64_t)freqWord << 8) | ((uint64_t)(phase & 0x1F) << 3) | ((uint64_t)(ctrl & 0x03)); for (uint8_t i = 0; i < 40; i++) { AD9850_WCLK_LOW; if (buf & 0x0000000001ULL) { AD9850_DATA_HIGH; } else { AD9850_DATA_LOW; } buf >>= 1; /* AD9850 串行口低位先入 */ AD9850_WCLK_HIGH; /* 上升沿把这一位锁进移位寄存器 */ } AD9850_FQUD_HIGH; /* 40 位凑齐，给更新脉冲 */ AD9850_FQUD_LOW; /* 新频率在此刻生效 */ }

这段代码的逻辑是：把32位频率字左移8位，低8位放相位和控制位，拼成一个40位的缓冲区；循环40次，每次取最低位送到数据线，给一个W_CLK上升沿，然后把缓冲区右移一位。循环结束后统一给FQ_UD一个高 pulse。整个函数在72MHz下执行时间大约几微秒，放在主循环或者低速定时器中断里都没有问题，但不要放进1kHz以上的中断，否则会挤占其他任务。

频率字换算函数负责钳位和四舍五入：

#define AD9850_SYSCLK_HZ 125000000.0 /* 必须与板上晶振一致 */ #define AD9850_FREQ_MAX 40000000.0 uint32_t AD9850_FreqToWord(double freq) { if (freq < 0.0) freq = 0.0; if (freq > AD9850_FREQ_MAX) freq = AD9850_FREQ_MAX; /* 加 0.5 实现四舍五入，避免直接截断带来的系统性偏低 */ return (uint32_t)((freq * 4294967296.0 / AD9850_SYSCLK_HZ) + 0.5); } void AD9850_SetFrequency(double freq) { AD9850_WriteRaw(AD9850_FreqToWord(freq), 0, 0); }

参数说明：freq单位是赫兹，允许小数；返回值是32位无符号整数，直接喂给写入函数。钳位放在最前面，是因为负数转无符号在C语言里是未定义行为附近的地带，不同编译器结果不同，这种玄学问题排查起来非常费时间。加0.5再截断是标准的四舍五入写法，比直接强转精度略好，代价可以忽略。

3.4 扫频功能：定时器里只做整数运算

扫频是这类信号源最实用的功能，也是答辩时最容易出彩的演示点。实现方式是用一个1ms的定时器中断，维护起始频率、终止频率、步进和驻留时间四个参数，每到一个驻留周期就把当前频率加上步进，超过终止频率后回到起点。

typedef struct { double startHz; double stopHz; double stepHz; uint16_t dwellMs; /* 每个频率点停留多少毫秒 */ uint16_t tick; double curHz; uint8_t running; } SweepCtx; static SweepCtx g_sweep; void TIM3_IRQHandler(void) { if (TIM_GetITStatus(TIM3, TIM_IT_Update) == RESET) return; TIM_ClearITPendingBit(TIM3, TIM_IT_Update); if (!g_sweep.running) return; if (++g_sweep.tick < g_sweep.dwellMs) return; g_sweep.tick = 0; g_sweep.curHz += g_sweep.stepHz; if (g_sweep.curHz > g_sweep.stopHz) { g_sweep.curHz = g_sweep.startHz; /* 循环扫频 */ } AD9850_SetFrequency(g_sweep.curHz); }

这段代码的关键点在于：中断里调用了AD9850_SetFrequency，而这个函数内部有一次双精度除法和一次40位写入，总耗时在微秒量级。1ms中断周期完全扛得住，但如果把定时器改成100微秒，就得把频率字预先算好存表，中断里只查表写入。参数怎么调：dwellMs决定扫频速度，做滤波器测试时一般取10～50ms，太快了示波器余晖跟不上；stepHz决定频率分辨率，验证幅频特性时取中心频率的1%左右比较合适。

4. 人机交互与上位机：按键、OLED与串口协议

4.1 本地交互怎么设计才不卡顿

本地交互用三个按键加一块0.96寸OLED。按键分别是“切换位”“加”“减”，配合长短按实现频率粗调和细调。这种设计在课设里很常见，但有个坑：如果在主循环里用delay做按键消抖，OLED刷新和串口接收都会被拖慢，表现为按下按键后屏幕要顿一下才更新。

我的做法是把按键扫描放进10ms的定时器中断，做状态机消抖，主循环只读按键事件标志。OLED刷新按200ms周期走，只在数值真正变化时才重绘整屏，其余时间只更新变化的那几个字符区域。这样按键响应跟手，扫频运行时界面也不会撕裂。

界面布局分三行：第一行显示当前频率，单位自动在Hz、kHz、MHz之间切换；第二行显示步进值；第三行显示运行状态（停止/单点/扫频）。状态行用不同前缀区分，不要用花哨的图标，字符型OLED画图反而慢。

4.2 串口协议帧：帧头、命令、校验一个不能少

上位机控制走USART1，波特率115200。协议设计得越简单越好，但帧头和校验必须有，否则上位机一断线重连就可能出现半帧错位导致的乱跳频率。

接收端用状态机逐字节解析：状态0等0xAA，状态1等0x55，状态2收命令，状态3到6收频率，状态7收校验并比对。任何一步超时或校验失败就回到状态0，丢弃当前帧。这种写法比一次性收完再找帧头要稳，串口上偶尔出现的杂散字节不会让整个解析器卡死。

发送方向更简单：每次状态变化主动上报一帧，格式与命令帧一致，命令字用0x81表示“当前频率上报”。上位机不用轮询，收到就更新界面。

4.3 状态机与异常处理

整个固件的运行状态分成空闲、单点输出、扫频、串口控制四种。状态之间通过事件切换，不要用一堆布尔标志互相判断，那种写法过两周自己都看不懂。

异常处理列三条。第一，串口接收超时：超过50ms没有新字节，解析状态机强制复位，防止半帧卡住。第二，频率设定越界：无论是按键还是串口来的数值，进入设定函数前统一钳位，并在OLED上闪一下“LIMIT”提示。第三，扫频过程中收到单点设定命令：立即停止扫频再执行设定，避免定时器中断和主循环同时改频率字造成竞争。最后这条用的是一个running标志加临界区保护，中断里判断标志，主循环改标志前先关中断，改完再开。

5. 避坑与排查：AD9850调试里最容易翻车的五个点

5.1 输出频率恰好是设定值的一半或者两倍

现象：设定10kHz，示波器测出来是5kHz或者20kHz。原因几乎都出在系统时钟宏上。频率字公式里的除数写错成62.5MHz或者250MHz，输出就会成比例偏移；另一种情况是板载晶振实际是100MHz，代码按125MHz算，输出偏低20%，看起来不像整数倍，但用频率计一除就露馅。解决办法：拿频率计实测一次1kHz，反算实际系统时钟，把宏改成实测值；或者直接看模块上的有源晶振丝印，别信卖家页面。

5.2 波形幅度只有几十毫伏，几乎看不见

现象：频率是对的，但峰峰值小得可怜，接上示波器探头后更小。原因有两个：AD9850是电流输出型DAC，输出端必须有负载电阻把电流转成电压，模块上这个电阻通常已经焊好，但如果你的板子是散件自己搭的，漏掉它就只剩寄生参数在起作用；另一个原因是输出端没有缓冲，直接接50Ω负载时幅度被拉低一半。解决办法：确认模块上的负载电阻在位，测量时用高阻探头或者加一级运放缓冲，验收报告里写清楚测试时的负载条件。

5.3 写完频率字，输出纹丝不动

现象：代码跑通了，调试器里看频率字也写进去了，但输出频率始终是上电时的值或者干脆没有。原因通常是FQ_UD的时序不对：只给了一个高电平没有拉低，下一次更新时检测不到上升沿；或者W_CLK和FQ_UD的顺序搞反，先给了更新脉冲再送数据。还有一种隐蔽情况是40位数据的顺序反了，低位先入写成了高位先入，频率字整个错位，输出跑到了完全不相干的频点。解决办法：用逻辑分析仪抓四根线的波形，数一数是不是正好40个W_CLK上升沿后面跟一个FQ_UD脉冲，这一步花十分钟，比盯着代码看两小时有用。

5.4 上位机一发指令，频率就乱跳

现象：手动按键设定一切正常，接上上位机后频率时不时跳到奇怪的值。原因基本是串口解析没有帧头保护，上位机打开串口时的那几个杂散字节被当成了命令；或者是校验和算法两边不一致，一端算的是字节2到6，另一端算的是字节0到6。解决办法：解析器严格按状态机走，帧头不对就丢弃；校验失败也丢弃并回一帧错误码，上位机收到错误码重发一次。不要为了省事去掉校验，这条在答辩现场演示时能救命。

5.5 频谱上出现说不清的杂散

现象：单频输出时，频谱仪上在主频两侧或者高频段出现明显的小尖峰。原因是DDS的镜像分量，出现在系统时钟减去输出频率的位置，125MHz时钟输出10MHz时，115MHz附近会有一个镜像，如果低通滤波器截止频率设得太高就压不住；另一个来源是电源噪声，数字部分的开关噪声窜进模拟供电，表现为宽带底噪抬高。解决办法：低通滤波器的截止频率按最高输出频率的1.5倍设计，别留太宽；模拟供电单独走一路，加磁珠和10微法加0.1微法组合去耦，数字地和模拟地单点连接。

6. 验收与答辩：用一张频率误差表证明信号源是准的

验收这件事，最忌讳当场随便设一个频率，示波器上看着“差不多”就说完成了。老师或者评审要的是可复现的数据。我一般会准备一张表，设定频率、理论频率字、实测频率、相对误差四列，测点覆盖低频、中频、高频三档，每档取三个点。

这张表里的误差量级和晶振精度是吻合的，看起来可信。测的时候用频率计而不是示波器光标，示波器的时基误差会污染数据。每个点连续观察一分钟，记录漂移量，稳定度这一项也就有了。

第二项验收是扫频线性度。设定1kHz到1MHz、步进1kHz、驻留10ms，用示波器XY模式或者直接录一段音频看频谱包络，包络应该是平的，不能有明显的台阶或者凹陷。台阶说明驻留时间不够，DDS还没稳定就跳下一个点；凹陷说明滤波器在某个频段插损过大。

第三项是控制链路验收。拔掉上位机再插上，连续发一百帧设定命令，统计成功率，应该达到100%。这一步是演示时最容易翻车的环节，提前跑一遍能省掉现场尴尬。

答辩技巧上，我的建议是别只演示正弦波好看。准备三个演示动作：第一，本地按键从1kHz步进到10kHz，展示步进值和OLED同步；第二，串口发一条命令，屏幕上频率立刻跳变，展示协议闭环；第三，启动扫频，示波器上看到频率连续变化。三个动作分别对应人机交互、通信协议和DDS核心，正好覆盖方案的三块内容。老师问到“为什么不用PWM加RC滤波做信号源”，答频率上限和波形纯度：PWM方案做到几百千赫兹就吃力，谐波也压不干净，DDS靠相位累加，频率分辨率和高频输出都更有优势。

从那以后我每次带这类项目，验收前都强制自己先跑一遍“断电重启+连续发一百帧”的流程，因为这两步能暴露出九成的时序和协议问题。希望这套方案和这张验收表，能帮你少走几段弯路。

本文还有配套的精品资源，点击获取